詳解如何實現開關電源待機低功耗

　　3.4可控脈沖模式（Burst Mode）

　　可控脈沖模式，也可稱為跳周期控制模式（Skip Cycle Mode）是指當處于輕載或待機條件時，由周期比PWM控制器時鐘周期大的信號控制電路某一環節，使得PWM的輸出脈沖周期性的有效或失效，如圖6所示。這樣即可實現恒定頻率下通過減小開關次數，增大占空比來提高輕載和待機的效率。該信號可以加在反饋通道，PWM信號輸出通道，PWM芯片的使能引腳（如LM2618，L6565）或者是芯片內部模塊（如NCP1200，FSD200，L6565和TinySwitch系列芯片）。

　　NCP1200的內部跳周期模塊結構見圖7，當反饋檢測腳FB的電壓低于1.2V（該值可編程）時，跳周期比較器控制Q觸發器，使輸出關閉若干時鐘周期，也即跳過若干個周期，負載越輕，跳過的周期也越多。為免音頻噪音，只有在峰值電流降至某個設定值時，跳周期模式才有效。

　　圖7 NCP1200跳周期模塊結構

　　而FSD200則是通過控制內部驅動器實現可控脈沖模式，即將

　　腳的反饋電壓與0.6V/0.5V遲滯比較器比較，由比較結果控制門極驅動輸出，其結構可見圖8。我們可根據此原理用分立元件實現普通芯片的Burst Mode功能，即檢測次級電壓判斷電源是否處于待機狀態，通過遲滯比較器，控制芯片輸出，電路如圖9所示。

　　控制反饋通道是實現一般PWM控制器的可控脈沖模式的方法之一。其電路可見圖10，

　　是

　　反饋信號，當Burst Signal為低電平時，Q1關斷，

　　電路正常工作，當Burst Signal為低電平時，Q1導通，R1被短路，

　　流過Q1

　　被拉高至

　　-0.6V，反饋信號

　　不能反映在

　　上，控制器因此輸出低電平。

　　另外對于有使能腳的PWM控制器，如L6565等，用可控脈沖信號控制使能腳使控制芯片有效或失效，也可以實現Burst Mode，上述Burst Signal可由圖1中所示的遲滯比較器產生。

　　圖10 控制反饋通道的Burst Mode

　　4　存在的問題

　　以上介紹的降頻和Burst Mode方法在提高待機效率的同時，也帶來一些問題，首先是頻率降低導致輸出電壓紋波的增加，其次如果頻率降至20kHz以內，可能有音頻噪音。而在Burst Mode的OFF時期內，如果負載激增，輸出電壓會大大降低，如果輸出電容不夠大，電壓甚至可能降低至零。如果增大輸出電容，以減小輸出電壓紋波，則會導致成本增加，并會影響系統動態性能。因此必須綜合考慮。