STWD100xP系統(tǒng)硬件抗電磁干擾技術(shù)的應(yīng)用

1 嵌入式系統(tǒng)EMC的產(chǎn)生

嵌入式系統(tǒng)產(chǎn)生電磁干擾的大小和抗電磁干擾的能力同系統(tǒng)本身功能有很大關(guān)系，不同嵌入式系統(tǒng)產(chǎn)生的電磁干擾不同抗電磁干擾能力也不同。

1.1 高次諧波干擾

根據(jù)Fourier series任何一個(gè)周期信號(hào)S(t)并非單一波形，都由直流分量、基波和各次諧波組成，諧波頻率十分豐富，周期信號(hào)S(t)可以用式(1)表示：

直流成分，當(dāng)n=1時(shí)表示信號(hào)基波，n=2，3，4，…表示信號(hào)2，3，4，…各次諧波，其中基波是該信號(hào)主要組成成份，很多時(shí)候信號(hào)的特性呈現(xiàn)為基波特性。例如在電源系統(tǒng)中交流信號(hào)為S(t)=380sin 2π50t表示市電信號(hào)存在n=1的基波，信號(hào)在基波附近諧波頻率不斷增加、幅度迅速衰減，從理論上說正弦和余弦信號(hào)頻譜只存在一點(diǎn)沖擊信號(hào)。正弦信號(hào)本身所產(chǎn)生的諧波較小而其他電磁干擾參雜在正弦信號(hào)中造成系統(tǒng)諧波很大。系統(tǒng)對(duì)信號(hào)的基波要加以利用，對(duì)信號(hào)的諧波要加以抑制、濾除。正弦信號(hào)本身對(duì)外來干擾信號(hào)的抑制能力較差容易出現(xiàn)EMC，嚴(yán)重干擾系統(tǒng)工作，影響系統(tǒng)穩(wěn)定性。

1.2 嵌入式系統(tǒng)主頻過高，引起干擾

隨著電子技術(shù)的發(fā)展，CPU處理速度越來越快，數(shù)據(jù)吞吐量越來越大，主頻越來越高。8位51單片機(jī)系統(tǒng)主頻為12MHz，16位凌陽單片機(jī)系統(tǒng)主頻為50MHz，Altera公司Cyclone系列FPGA芯片系統(tǒng)主頻可達(dá)200MHz，以Inter PAX255，PAX270，PAX310為核心的嵌入式系統(tǒng)主頻可達(dá)820MHz，CPU主頻過高信號(hào)變化速率過快，信號(hào)幅度大的地方容易引起干擾。根據(jù)Fourier Series和Euler Formula，方波信號(hào)頻譜為Sine信號(hào)，Sine信號(hào)為連續(xù)信號(hào)其本身諧波很大，容易造成系統(tǒng)工作不穩(wěn)定。2 嵌入式系統(tǒng)硬件抗EMC技術(shù)

嵌入式系統(tǒng)工作不穩(wěn)定、不可靠因素有很多，干擾可以來自系統(tǒng)本身也可以來自本系統(tǒng)外其他系統(tǒng)，關(guān)于系統(tǒng)干擾靠軟件處理能起一定作用，但僅靠軟件沒有硬件的局面難以支撐，系統(tǒng)抗干擾問題始終難以解決。在可編程系統(tǒng)中為了增加系統(tǒng)穩(wěn)定性和可靠性，減小系統(tǒng)CPU開支，常用以下方法：

2.1 抑制電源諧波干擾

在可編程電子系統(tǒng)中，能夠解決好電源干擾問題就解決整個(gè)系統(tǒng)干擾的一大半，很多干擾都是從電源中出來，電源干擾過大會(huì)造成系統(tǒng)不穩(wěn)定。單純正弦信號(hào)不會(huì)有干擾，關(guān)鍵正弦信號(hào)處于干擾很大的環(huán)境中，這時(shí)正弦信號(hào)就會(huì)附加干擾。例如：電源線過長(zhǎng)在電源線上就會(huì)產(chǎn)生寄生干擾，可以在電源線上加上小磁珠或磁環(huán)濾波，要求不高的情況下可以加100Ω電阻對(duì)干擾信號(hào)進(jìn)行衰減，使干擾信號(hào)對(duì)系統(tǒng)不起作用。對(duì)開關(guān)電源來說，主要是振蕩器振蕩頻率過高引起諧波，不僅影響電源而且會(huì)影響整個(gè)系統(tǒng)，開關(guān)電源效率較高很多地方都采用，但在要求比較高的系統(tǒng)中仍然采用線性電源。

2.2 CPU選擇能夠滿足系統(tǒng)要求的最低主頻

CPU主頻過高系統(tǒng)時(shí)鐘加快，系統(tǒng)時(shí)鐘產(chǎn)生的方波頻率升高，由方波帶來的諧波隨之增加。從Fourier Series和Euler Formula得單一方波比正弦波的諧波幅度大得多，諧波頻率復(fù)雜得多，由此系統(tǒng)主頻越高產(chǎn)生的諧波越復(fù)雜，影響系統(tǒng)工作的穩(wěn)定性。但隨著電子技術(shù)的發(fā)展，CPU主頻越來越高，電子系統(tǒng)越來越復(fù)雜，功能不斷增加，集成度不斷提高，但對(duì)于CPU來說無論哪方面使用，系統(tǒng)主頻夠用即可。

2.3 減小信號(hào)在傳輸過程中的衰減、畸變和反射

現(xiàn)代集成電路制造主要采用CMOS技術(shù)，輸入阻抗大、輸出阻抗小，抗干擾能力強(qiáng)，適合小信號(hào)放大。CMOS集成電路輸入電流大約為1 mA，信號(hào)在電路板上延時(shí)Td與電路板引線阻抗有關(guān)，阻抗越大信號(hào)衰減越大、信號(hào)延時(shí)越長(zhǎng)、系統(tǒng)發(fā)熱越大，系統(tǒng)穩(wěn)定性越差。在高速系統(tǒng)設(shè)計(jì)過程中要考慮PCB信號(hào)傳輸延時(shí)Td，使信號(hào)人為延時(shí)Tr大于信號(hào)傳輸延時(shí)。

2.4 注意PCB布線和元器件高頻特性

PCB布線最大原則是元器件之間引線盡量短、信號(hào)線交叉盡量少，盡量不用或少用過孔。模擬地、數(shù)字地、高頻地分開走線，然后匯聚成一點(diǎn)，大功率器件、小功率器件和干擾信號(hào)特別大的器件在布局時(shí)要分開。對(duì)干擾信號(hào)特別敏感的高頻元器件可以用金屬罩屏蔽起來，避免電磁干擾。

2.5 退耦電容的使用

一般在系統(tǒng)集成電路