競逐智能閘道器商機 大小核網路處理器爭鋒

　　大小核(big.LITTLE)網路處理器將揮軍家庭智慧閘道器(SmartGateway)。有線電視多系統營運商(MSO)和電信業者近期力推整合有線數據機、無線區域網路接取裝置(Wi-FiAP)和機上盒(STB)功能的新一代家庭智慧閘道器，對內建網路處理器規格和功耗要求日益嚴格，因此晶片商除加緊研發多核心方案外，亦計劃開發64位元Cortex-A57加A53的big.LITTLE方案，以兼顧效能與功耗。

　　意法半導體技術行銷經理陳錫成認為，主機板開發商亦有機會以x86處理器切入智慧閘道器市場，但在系統成本和功耗方面將面臨嚴峻的挑戰。

　　意法半導體(ST)技術行銷經理陳錫成表示，以往家庭中充斥Wi-FiAP、有線數據機(CableModem)和機上盒等多元聯網設備，且以獨立作業形式各自負責特定任務，不僅造成用戶使用不便，也阻礙智慧家庭的進一步發展。隨著家庭聯網標準與系統開發技術日益成熟，業界已興起新一代智慧閘道器設計概念，醞釀以模組化架構整合各種有線及無線通訊功能，以無縫串連云端、行動裝置和網路服務商平臺，創造更多利用價值，可望成為今年智慧家庭發展的全新亮點。

　　事實上，全球有線電視多系統營運商和電信業者為持續增辟營收管道，已紛紛聚焦智慧家庭應用，尤其在較早投入發展智慧家庭的北美地區，以及近來積極扶植物聯網(IoT)產業的中國大陸，主要有線電視多系統營運商和電信商皆已相繼展開智慧閘道器的規格制定，并預計在今年下半年陸續啟動采購計劃，提供家庭用戶更完整的聯網體驗。

　　不過，智慧閘道器訴求將以往涇渭分明的家庭聯網設備融合為一，須導入功能更強大的網路處理器(InternetProcessor)，才能同時支援多元異質通訊技術的運行與切換工作，因此，包括博通(Broadcom)、高通創銳訊(QualcommAtheros)和意法半導體等晶片供應商皆已將多核心設計視為布局焦點，期有效提升處理器性能。

　　其中，QualcommAtheros近期即發布一款雙核心網路處理器，強調能以更高時脈性能同步支援有線/無線混合網路技術，協助網通設備廠打破各式家庭聯網設備的設計藩籬。無獨有偶，意法半導體也在2014國際消費性電子展(CES)期間宣布將以64位元架構打造big.LITTLE網路處理器，積極卡位市場。

　　陳錫成分析，盡管智慧閘道器對網路處理器規格要求大幅攀升，但晶片商若一味追求時脈或DMIPS能力，對整體系統功耗和散熱機制都將帶來嚴重影響，無法全方位滿足設備業者設計需求，所以意法半導體遂取法行動裝置的big.LITTLE處理器設計模式，并采用獨家28奈米完全空乏型矽絕緣層(FD-SOI)制程，以兼顧高效能與低功耗特色，同時也減輕系統周邊設計負擔。

　　不僅如此，該公司亦率先在網路處理器上實現64位元架構，以提高資訊吞吐量、記憶體頻寬，以及先進軟體應用程式支援能力。陳錫成強調，行動裝置已成為串連物聯網設備的中心，而64位元處理器正在行動市場萌芽，下一步進軍智慧家庭聯網設備也將是必然的趨勢，因此意法半導體即搶先投入研發Cortex-A57加A53的64位元big.LITTLE網路處理器，預計在今年中就能發布樣品，并將于下半年啟動量產，搶占第一波智慧閘道器商機。