基于51單片機與CPLD/FPGA接口邏輯設計
加入技術交流群
單片機與CPLD/FPGA的接口方式一般有兩種，即總線方式與獨立方式，分別說明如下：
單片機以總線方式與CPLD/FPGA進行數據與控制信息通信有許多優點。
MOV @DPTR,A ;MOV A,@DPTR
圖1 總線
（2）節省CPLD芯片的I/O口線。如圖二所示，如果將圖中的譯碼器DECODER設置足夠的譯碼輸出，并安排足夠的鎖存器，就能僅通過19根o口線在FPGW與單片機之間進行各種類型的數據與控制信息交換。
圖2 CPLD芯片I/O口線
（3）相對于非總線方式，單片機編程簡捷，控制可靠。
（4）在CPLD/FPGA中通過邏輯切換，單片機易于與SRAM或ROM接口。這種方式有許多實用之處，如利用類似于微處理器系統的DMA的工作方式，首先由CPLD/FPGA與接口的高速A/D等器件進行高速數據采樣，并將數據暫存于SRAM中，采樣結束后，通過切換，使單片機與SRAM以總線方式進行數據通信，以便發揮單片機強大的數據處理能力。
單片機與CPLD/FPGA以總線方式通信的邏輯設計，重要的是要詳細了解單片機的總線讀寫時序，根據時序圖來設計邏輯結構。圖一是MCS-51系列單片機的時序圖，其時序電平變化速度與單片機工作時鐘頻率有關。圖中，ALE為地址鎖存使能信號，可利用其下降沿將低8位地址鎖存于CPLD/FPGA中的地址鎖存器（LATCH_ADDRES）中；當ALE將低8位地址通過P0鎖存的同時，高8位地址已穩定建立于P2口，單片機利用讀指令允許信號PSEN的低電平從外部ROM中將指令從P0口讀入，由時序圖可見，其指令讀入的時機是在PSEN的上升沿之前。接下來，由P2口和P0口分別輸出高8位和低8位數據地址，并由ALE的下降沿將P0口的低8位地址鎖存于地址鎖存器。若需從CPLD/FPGA中讀出數據，單片機則通過指令“MOVXA，@DPTR”使 RD信號為低電平，由P0口將圖二中鎖存器LATCH_IN1中的數據讀入累加器A；但若欲將累加器A的數據寫進CPLD/FPGA，則需通過指令 “MOVX ·DPTR，A”和寫允許信號WR。這時，DPTR中的高8位和低8位數據作為高、低8位地址分別向P2和P0口輸出，然后由WR的低電平并結合譯碼，將累加器A的數據寫入圖中相關的鎖存器。
與總線接口方式不同，幾乎所有單片機都能以獨立
獨立方式的接口設計方法比較簡單，在此不擬做詳細介紹。下面介紹圖二所示的總線接口邏輯設計，其外部接口如圖三所示。
這是一個CPLD/FPGA與MCS-51系列單片機接口的VHDL電路設計。MCS-51以總線方式工作，例如，由8031將數據#5AH寫入目標器件中的第一個寄存器LATCH_OUT1的批令是：
MOV A，#5AH
MOV DPTR，#6FF5H
MOVX @DPTR，A
當READY為高電平時，8031從目標器件中的寄存器LATCH_IN1將數據讀入的指令是：
MOV DPTR，#9F7EH
MOVX A，@DPTR
以上介紹了MCS-51單片機與CPLD/FPGA接口邏輯設計的兩種接口方式，希望對從事單片機和CPLD/FPGA研發的朋友能有所啟發。
評論