S3C2410外圍存儲系統的研究與設計

　　Ｓａｍｓｕｎｇ公司推出的基于ＡＲＭ９２０Ｔ內核的１６／３２位ＲＩＳＣ微處理器Ｓ３Ｃ２４１０，為手持設備和一般類型應用提供了低價格、低功耗、高性能小型微控制器的解決方案。為了降低整個系統的成本，Ｓ３Ｃ２４１０提供了豐富的內部設備。其中加強的ＡＲＭ體系結構ＭＭＵ用于支持ＷｉｎＣＥ，ＥＰＯＣ３２和Ｌｉｎｕｘ。隨著技術的進步和發展，電子產品的功能日益強大，而嵌入式操作系統可以有效地管理各項功能，并且能夠縮短產品開發周期，因此將微處理器與嵌入式操作系統進行聯合開發成為一種趨勢，然而微處理器的片內存儲資源有限，若要進行嵌入式系統的移植，必須擴展其存儲系統。對于嵌入式系統的開發人員來說，深入理解其存儲系統原理和有效地管理存儲系統對正確高效地設計嵌入式系統的硬件和底層軟件編程具有重要的意義［１］。

　　１　Ｓ３Ｃ２４１０的尋址原理

　　ＡＲＭ９２０Ｔ內核提供了３２位的地址總線，可以訪問４Ｇ（２３２）的線性地址空間，而Ｓ３Ｃ２４１０的內部地址總線是３０ｂｉｔ（ＨＡＤＤＲ［２９：０］），能夠訪問的最大外部地址空間是２３０，即１Ｇ的地址空間０ｘ００００００００～０ｘ３ＦＦＦＦＦＦＦＦ，可見Ｓ３Ｃ２４１０僅利用了ＡＲＭ９２０Ｔ的３２位地址總線的低３０位，并且是一一對應相連的［１］。由表１可知Ｓ３Ｃ２４１０將１Ｇ的外部地址空間分成了８個存儲器組，每個組的大小為１２８Ｍ，其中６個用于ＲＯＭ、ＳＲＡＭ等存儲器，２個用于ＲＯＭ、ＳＲＡＭ、ＳＤＲＡＭ等存儲器。基于芯片體積及成本的考慮，當Ｓ３Ｃ２４１０對外尋址時，采用了部分譯碼的方式，即低位地址線用于外圍存儲器的片內尋址，而高位地址線用于外圍存儲器的片外尋址。如表１所示，由于每個存儲器組的起始地址及空間大小固定，對于系統要訪問的任意外部地址，Ｓ３Ｃ２４１０可以方便地利用內部地址總線的高３位ＨＡＤＤＲ［２９：２７］來選擇該地址屬于哪一個存儲器組（Ｂａｎｋ），從而激活相應的Ｂａｎｋ選擇信號，并且使用外部地址總線Ａ［２６：０］來實現相應Ｂａｎｋ的內部尋址，尋址范圍為１２８Ｍ（２２７），從而使得其外圍地址訪問空間為１ＧＢ（１２８ＭＢ×８）。Ｓ３Ｃ２４１０正是通過這種機制來完成外部地址空間的尋址全過程。

　　　Ｓ３Ｃ２４１０訪問ＳＤＲＡＭ地址空間的過程比較難理解，這主要和ＳＤＲＡＭ的存儲結構有關。為了更深入地理解其尋址機制，筆者以ＳＤＲＡＭ芯片ＨＹ５７Ｖ５６１６２０Ｂ（３２ＭＢ）為例進行詳細地說明。該芯片的內部存儲結構是４Ｂａｎｋｓ×４Ｍ×１６Ｂｉｔ，即共有４個Ｂａｎｋ，每個Ｂａｎｋ中有４Ｍ個半字（１６Ｂｉｔ）。Ｂａｎｋ地址可以通過ＢＡ［１：０］與地址總線的高位相連來確定，具體ＢＡ［１：０］與哪個地址位相連，不同的ＳＤＲＡＭ存儲系統有不同的方案，詳見參考文獻［３］。而每個Ｂａｎｋ中的存儲單元由行地址和列地址來唯一標識［１］，該芯片通過行地址鎖存引腳ｎＲＡＳ和列地址鎖存引腳ｎＣＡＳ分別與Ｓ３Ｃ２４１０的引腳ｎＳＲＡＳ（ＳＤＲＡＭ行地址選通信號）和ｎＳＣＡＳ（ＳＤＲＡＭ列地址選通信號）連接，從地址總線獲得行地址和列地址。而且列地址的位數可以在ＢＡＮＫＣＯＮｎ（ｎ＝６，７）的中的ＳＣＡＮ——ＢＡＮＫＣＯＮｎ　［１：０］來配置，００＝８－ｂｉｔ，０１＝９－ｂｉｔ，１０＝１０－ｂｉｔ，其復位值為００，即８ｂｉｔ。

　　在實際工作中，如圖１所示，在第３個總線時鐘，ｎＳＣＳ為低電平，表示ＳＤＲＡＭ被選中，并且地址線的Ｂａｎｋ地址與相應的行地址同時發出，這個命令稱之為“行有效”或“行激活”（Ｒｏｗ　Ａｃｔｉｖｅ）。此時ＳＤＲＡＭ將行地址鎖存（ｎＳＲＡＳ有效），但還沒有執行寫命令（ｎＷＥ為高電平），因為沒有列地址（ｎＳＣＡＳ為高電平），存儲單元無法確定。經過Ｔｒｃｄ（ＲＡＳ至ＣＡＳ延遲）后，ＳＤＲＡＭ再次被選中（ｎＳＣＳ為低電平），此時ｎＳＣＡＳ為低電平，指示ＳＤＲＡＭ此時地址線上的地址為列地址，同時ｎＷＥ有效，寫操作被執行。可見發送列地址尋址命令與具體的操作命令（是讀還是寫），這兩個命令也是同時發出的，所以一般都會以“讀／寫命令”來表示列尋址，相關的列地址被選中之后，將會觸發數據傳輸。至此，Ｓ３Ｃ２４１０對ＳＤＲＡＭ的尋址就完成了。可見，Ｓ３Ｃ２４１０將地址總線上的地址分成行地址和列地址并分開傳輸給ＳＤＲＡＭ。基于上述的尋址機制，由ＢＡ［１：０］和１２根地址線就可以尋址３２Ｍ或更大的地址空間了。

　　圖　１　Ｓ３Ｃ２４１０　ＳＤＲＡＭ時序圖

　　２　存儲器控制器和相關引腳介紹

　　２．１寄存器介紹

　　Ｓ３Ｃ２４１０存儲器控制器主要有：總線帶寬和等待控制寄存器（ＢＷＳＣＯＮ）；總線控制寄存器（ＢＡＮＫＣＯＮＮ：ｎＧＣＳ０－ｎＧＣＳ５）；ＢＡＮＫ控制寄存器（ＢＡＮＫＣＯＮｎ：ｎＧＣＳ６－ｎＧＣＳ７）；刷新控制寄存器（ＲＥＦＲＥＳＨ）；ＢＡＮＫＳＩＺＥ寄存器；ＳＤＲＡＭ模式寄存器集寄存器（ＭＲＳＲ）等，詳情請見參考文獻［３］。

　　２．２相關引腳

　　Ｓ３Ｃ２４１０提供了相關的引腳來控制存儲器訪問：

　　組選擇信號：ｎＧＣＳ０－ｎＧＣＳ５，ｎＧＣＳ６（ｎＳＣＳ０），ｎＧＣＳ７（ｎＳＣＳ１）引腳用來選擇相應的存儲器組。

　　訪問控制信號：為了實現ＡＲＭ存儲器訪問指令ＬＤＲ／ＳＴＲ字節、半字和字訪問的三種方式，在Ｓ３Ｃ２４１０的存儲器組中，除了Ｂａｎｋ０以外的所有地址空間都可以通過編程設置為８位、１６位或３２位對準訪問，Ｂａｎｋ０可以設置為１６位或３２位。引腳ｎＷＢＥ［３：０］（寫字節使能）實現８ｂｉｔ　ＲＯＭ芯片組的三種訪問方式，或者ＳＲＡＭ不使用ＵＢ／ＬＢ（在ＢＷＳＣＯＮ中設置）的情況下，與ＵＢ／ＬＢ連接。引腳ｎＢＥ［３：０］（在使用ＳＲＡＭ情況下的字節允許信號）在ＳＲＡＭ使用ＵＢ／ＬＢ（是否使用可在ＢＷＳＣＯＮ中設置）的情況下與ＵＢ／ＬＢ連接。ＤＱＭ［３：０］（ＳＤＲＡＭ數據屏蔽信號）引腳實現對ＳＤＲＡＭ的三種訪問。還有ｎＷＡＩＴ、ｎＸＢＲＥＱ／ｎＸＢＡＣＫ引腳。