8位MCU（微控制器）體系架構特征及設計原則

在指令中固定寄存器地址的位數必然限制寄存器的數量，但是引入高端處理器的分段、分頁的設計思想就可以擴展尋址的范圍。分段、分頁的設計思想的根本出發點在于將存儲器的線性地址分解成二維或多維地址;在指令中只表達最低維地址，而使用其它設施(如段號寄存器、頁號寄存器)用來存放高維地址。一般將寄存器堆分成若干個頁，每個頁有固定的大小，在指令中只使用寄存器的頁內地址。在系統專用寄存器中設置一個頁號寄存器，通過改變其內容來切換對不同頁寄存器的訪問。

為克服單純分頁機制中的各種缺陷，通常采用具有共享區的分頁設計，這樣不僅減少了指令中寄存器邏輯地址的位數，而且在任何時候都能夠訪問系統寄存器，同時便于不同頁寄存器之間通過共享區中的通用寄存器交換信息。當然還得有相應的邏輯地址到物理地址的映射的方法措施。

4.3 程序空間的分頁設計

由于和寄存器堆同樣的原因，在指令中若采用完整的程序空間地址，也會局限程序空間的大小，所以對程序空間通常也采用了分頁的設計思想，同時在不同頁內設置了公共程序區(若指令長度完全符合程序空間地址的要求，則無需此思想)，其設計思想類同于具有共享區的寄存器分頁設計，在此不再贅述。唯一與寄存器公共區不同的是：程序公共區是為程序在不同頁之間跳轉提供平臺。

4.4 流水線技術

流水線設計與8位RISC微控制器體系架構密不可分，是整個系統的設計核心，它的選用優劣直接影響到系統的性能和功耗。

流水線技術能最大限度地利用了微控制器資源，使每個部件在每個時鐘周期都工作，大大提高了效率，但由于流水線的各個段之間存在很強的依賴關系。如果處理不當， 指令的運行將達不到預期的結果，因此必須熟知流水線的相關和轉移問題。其一為資源沖突， 即同一時間內爭用同一功能部件， 一般為同時訪問存儲器， 這就需要停頓一拍流水線; 其二為數據相關沖突， 有三種類型： RAW、WAR、WAW ， 解決該沖突使用內部直通結構或者延遲一拍流水線; 其三為控制轉移沖突， 即對于條件跳轉指令， 根據運算結果判斷是否跳轉， 才能確定新的PC值， 運算結果是在執行階段后獲得， 這使流水線喪失很多的性能， 一般采用增加硬件預先獲得運算結果解決該沖突。

越是長的流水線，相關和轉移兩大問題也越嚴重：一方面導致硬件控制電路復雜程度大大增加， 另一方面， 由于流水線節拍的停頓， 導致CPI值的增大及系統性能的下降。所以，流水線并不是越長越好，找到一個速度與效率的平衡點才是最重要的。

在8位RISC微控制器的流水線設計中，存在很多種方案。不同方案所對應的面積、速度與功耗各不相同。具體的選用則應該從多個方面融合考慮。首先應該由系統的工作速率要求和流水線級數、深度推導出多種具體的流水線結構方案及其所需要的嚴格時序;然后從系統的功耗、面積、性能及由流水線相關和轉移問題引起的設計復雜度等方面考慮出發，判斷各方案的優劣;最后折衷選擇符合的最優方案。

4.5 低功耗技術

隨著半導體工業的迅猛發展，集成電路進入深亞微米階段，微處理器的時鐘頻率和芯片集成度不斷提高，功耗已在很多設計領域成為了首要關注的問題，這點最為突出的即是高性能微處理器和便攜電子設備產品。

在根據系統功能說明進行軟硬件協同設計、確定指令體系結構時，不同的設計出發點所導致的設計功耗結果差別會很大。因此整個體系架構的確定無疑是低功耗問題應該考慮的首要問題，主要體現以下幾個方面：1)盡可能根據功能需求優化指令集，簡化系統的譯碼單元和執行單元;2)通過開發硬件的并行性以及功能單元的流水執行來實現低功耗的結構;3)合理設置確定存儲器、寄存器的容量，減少所需的總線數目;4)系統硬件的各個子模塊劃分以及軟件上設置不同的工作狀態對功耗的優化非常重要。

5.結束語

在微控制器應用領域日益廣泛的今天，對微控制器提出了更高要求，希望速度更快、功耗更低、價格低廉、易學易用以及組成系統時的外圍器件更少。因此，對目前應用數量最廣的8位微控制器的產品開發和設計研究顯得尤為重要。又因其體系結構設計是整個設計關鍵之關鍵，其后的所有工作，都是依賴于所設計的體系結構來進行的。本文就此對8位RISC體系架構中采用的關鍵技術所應該考慮的問題進行了分析和探討，具有一定的研究價值和意義。