低壓CMOS滿幅度恒定增益運算放大器設計
加入技術交流群
1 引言
隨著便攜式消費電子需求的日益增長，低壓、低功耗設計已經成為集成電路設計的研究熱點之一。趨勢表明[1]，電壓的降低給模擬電路設計帶來很大挑戰。就低壓運放設計而言，一般傳統采用互補差分對輸入級以實現滿幅度輸入范圍，然而，當電源電壓低于vt.nmos+|vt.pmos|+vds，pmos-|vds，pmos|時，差分對會出現截止區，導致最小電源電壓要高于2個閾值電壓與2個過飽和電壓之和。0.35μm工藝下vt，nmos的典型值為0.52v，vt，pmos的典型值為-0.75v，則傳統結構的最小工作電壓只能在1.4v左右。為了避免采用復雜工藝實現電源電壓低于1v的運算放大器而增加產品成本。見文獻[2-4]的電路結構采用共模電平偏移的電路結構，箝位共模電平，在標準cmos工藝下簡單地實現了低電壓運算放大器。
已有文獻[2]采用pmos差分對來實現電源電壓為1v的運算放大器，但由于vt，pmos的典型值為-0.75v，使得前置反饋電路的工作電平范圍為1-0.15v，幾乎涵蓋整個共模電平范圍，運算放大器的穩定性降低，另外，該結構下的折疊式共源共柵結構也會受體效應的影響，影響增益的恒定性。本文采用nmos差分對結構，還對前置反饋電平偏移電路進行相應的改進，使電源電壓降為0.9v的同時，提高了增益的恒定性。
2 設計的基本思路
基于前置反饋的電平偏移電路的設計如圖1，vi+，vi-的共模電平vi，cm低于vref時，通過反饋電路控制電流源獲得適當的電流i，vin+，vin-的共模電平vin，cm提升到vref，同時電阻傳遞完整的差模信號，再由vin+，vin-連接nmos差分對來實現整體電路，如圖1所示。
3 運算放大器的具體實現
反饋電路的實現如圖2所示，其反饋過程如下：vi+，vi-的共模電平vi，cm降低時，vin+，vin-的共模電vin，cm降低，此時idm1減小，idm11增大，vx點的電位升高，idm8增大，電阻的端電壓增大，vin，cm升高。若vref過高，由于ib的大小和電流鏡工作電壓的限制，vin，cm不會上升到vtel的電平。為了m5與m6，m7的漏源電壓近似相等，引入m12增強電流鏡的匹配。
下面對反饋環路的穩定性進行分析，運放a的開環增益為：
由式（5）可以看出，電路工作時，需要保持m8漏源電壓較小，則寬長較大，在相同的漏源電流下，gm8不可能很小。所以在電路設計時，運放a的跨導gm1應該可能小，補償電容c應該較大，同時在版圖設計中應該注意減小寄生電容cp，以增強反饋的穩定性。
采用nmos差分對的低壓運算放大器，結構如圖3所示，其兩級直流增益可以分別為：
av1=gmt1[rot8//gmt6rot6+1]rot4] （6）
av2=gmt9（rot9//rot10） （7）
其中，gmt1，gmt6，gmt9分別為mt1，mt6，mt9的跨導，rot4，rot6，rot9，rot10分別為對應mos管的輸出電阻。
在設計電路過程中，mos管應較大寬長比，保持漏源電壓較小的同時，偏置電流也應適當減小，此時輸出電阻較大，隨共模電平波動也小，有助于低壓下獲得較大且穩定的增益。4 模擬結果
在0.9v電源電壓下，為使m3，m4工作在放大區，vret可在0.62-1v之間取任意值，圖4結果顯示，在0-0.9v的共模電平范圍內，當輸入端共模電平vi，cm＜0.62v時，此時反饋電路使得m1，m2工作在放大區，內部共模電平vin，cm保持0.62v恒定；vi，cm＞0.62v時，vx電位降低，反饋電路停止工作，vin，cm隨vi，cm增大而增大。
在10pf外接負載情況下，交流特性如圖5所示。
在滿幅度范圍內，運算放大器的滯留增益，單位增益帶寬和相位裕度相當穩定，具體參數如表1所示。
5 結論 本文基于標準cmos工藝，設計了電源電壓低至0.9v的運算放大器。模擬結果顯示，在整個滿幅度范圍內，該運算放大器增益波動僅為0.01%，可用于低壓低功耗的 soc設計中。
評論