ADC前端電路的五個設計步驟

現代通信系統和測試設備常常需要盡快地將模擬信號數字化，以便在數字域中完成信號處理。但是，為模數轉換器(ADC)設計變壓器前端電路很有挑戰性，特別是在高中頻(IF)的系統中。本文總結了5個設計步驟，以幫助開發出最佳的ADC前端。這5個步驟包括：1. 了解系統和設計要求；2. 確定ADC的輸入阻抗；3. 確定ADC的基本性能；4. 選擇變壓器及與負載匹配的無源元件；5. 對設計進行基準測試。這種設計方法簡單、快捷，可以在任何應用中獲得理想的性能。

第一個步驟聽起很簡單，但很重要，因為僅需知道特殊應用的要求就能減少迭代次數，并一開始就可以選擇合適的元件，快速實現想要的性能。應該列出包括每個設計要求的清單，并設定想要的性能指標邊界值，這樣便能很快選好ADC和變壓器。

例如，假設某個應用要求采樣率為61.44Msps，以在中心頻率為110MHz的20MHz帶寬(100~120MHz)上捕獲輸入信號。高于72dB的信噪比(SNR)意味著需要使用14b ADC來實現所需的SNR性能。每個通道的功耗都應低于500mW。美國模擬器件公司(ADI)的14b、80Msps AD9246 ADC能滿足這些系統級性能要求，它的工作電壓為1.8~3.3V，具有寬帶寬和功耗低特性。

本例的ADC輸入為110MHz IF信號(帶寬為20MHz)，采樣率為61.44Msps。由于輸入信號的帶寬比較窄(1個乃奎斯特帶寬)，所以這里采用諧振匹配技術。這種匹配技術提供的帶寬較窄，但在給定的頻率范圍內匹配性能非常好。這種技術通常要求在模擬輸入上增加額外的電感或鐵氧體磁珠，以便去除從ADC輸入級看到的寄生電容。如果所感興趣的IF位于基帶(第一個乃奎斯特帶寬)上，可以采用簡單的RC網絡構造低通濾波器。

第二個步驟確定ADC的輸入阻抗(圖1)。AD9246器件是一個不帶緩沖或開關電容型ADC，因此輸入阻抗是時變的，隨模擬輸入的頻率而改變。為確定器件的輸入阻抗，請參考AD9246的產品數據表。借助產品數據表找到110MHz跟蹤模式下測得的阻抗就可以了。在本例中，ADC內部輸入負載等效于一個6.9kΩ差分電阻與一個4pF電容的并聯。最好與ADC的追蹤模式相匹配，因為此時ADC正在采樣。

圖1：ADC的內部輸入阻抗可以被看作一個電阻和一個電容的并聯結構。

第三個步驟確定ADC的基本性能，以便在設法優化所有設計參數之前，更好地理解ADC是如何工作的。為建立這個基準，采用處于缺省狀態下的*估板。產品數據手冊上的ADC特性很可能就是以這種方法來確定的。

在第三個步驟中首先收集性能參數，得到72dB的SNR以及82.7dBc的無雜波動態范圍(SFDR)。這些值與數據手冊的參數很接近。請注意，應該使用高性能信號發生器和濾波器進行特性測量，以便在測試的時候去除任何信號發生器的諧波和雜波成份。

然后去掉濾波器，重新將ADC*估板連接到測試信號發生器。應該重新調節信號發生器的輸出電平(在本例中的電平為+14dBm)并記錄下來，以收集驅動數目。輸入頻率的掃頻應該具有足夠帶寬，以觀察帶寬平滑度的改變，得到-3dB點。在本例子中，前端缺省配置帶有簡單的RC濾波器，使通帶平滑度達到1.2dB，帶寬約100MHz。

采集到該數據后，就可以作決定了。對72dB SNR和83dBc SFDR要求，使用抗混淆濾波器(AAF)對提高防偽波性能及使信號諧波保持在低水平很重要。然而，仍然沒有解決輸入驅動和通帶平滑度問題。缺省*估板上的AAF對感興趣通帶的衰減很快。由于并聯電感對感興趣頻率的衰減要小，在通帶之外的滾降更好，所以使用一個簡單的并聯電感會有幫助。對于輸入驅動，考慮用1:4變壓器使ADC達到全量程，這樣將使信號提高+6dB，更進一步降低了輸入驅動要求。最后，應該用矢量網絡分析儀(VNA)測量輸入阻抗和VSWR。調節到感興趣頻率，觀察輸入匹配得如何。在本例中，在110MHz下測得35Ω，得到VSWR為1.44:1。

第四步是選擇變壓器和無源元件，使其與負載阻抗匹配。變壓器和R、L的元件值都必須與負載相匹配，并構建一個能使ADC和次級變壓器之間的總體性能達到期望值的新的AAF(圖2)。

圖2：在這個ADC前端原理框圖中，電阻和電感的值必須與負載相匹配。

經驗和試驗這時可以發揮作用。由于不同變壓器的性能差異非常大，所以選擇變壓器不是一件容易的事。在對變壓器進行了測量并清楚其性能之后，選擇了本例所示的變壓器。一般來說，選擇相位平衡特性良好的變壓器很重要。本例應用的帶寬窄，要求的輸入驅動電壓低，因此采用了常見的1:4阻抗比變壓器。

選擇ADC變壓器的一些簡單原則包括仔細查看技術參數。例如，應該仔細比較反射損耗、插入損耗，以及相位和幅度不平衡等技術參數。如果數據表沒有給出這些參數，可向制造商索要，或者用矢量分析儀測量。是選擇標準磁量耦合變壓器還是不平衡變壓器取決于能否滿足帶寬要求。標準變壓器的帶寬一般不高于1GHz，而不平衡變壓器的帶寬則要大得多。

請注意，端接可能在初級和次級都需要，但本例為盡量減小元件數量，只進行了次級端接。根據具體應用，在初級和次級都進行端接可能更合理。

在模擬輸入端應串聯一個阻值為15~50Ω的電阻。本例采用兩個33Ω電阻，目的是限制非緩沖ADC對模擬輸入端的反向電荷注入量，這也有助于根據前一級定義源阻抗。在90%的情況下，可以使用33Ω，但在某些情況下，改變這個值可小幅提高性能。

然后計算變壓器次級的差分端接。計算結果表明，次級差分端接從小于251Ω開始比較好。理想1:4阻抗比變壓器一般采用200Ω的端接電阻。開始計算時，使用給定中心頻率下的反射損耗量來計算實際特性阻抗(Z0)。

當選擇變壓器時，請記住各種變壓器的差異很大，而比較不同元件的最佳方法是充分了解變壓器的性能參數。如果沒有性能參數，可以從制造商處索要。請記住，高IF設計對變壓器相位平衡的影響可能很靈敏。IF非常高的設計可能需要兩個變壓器或平衡不平衡變壓器來以抑制偶次諧波畸變。

選擇ADC時要確定是選擇緩沖ADC還是非緩沖ADC。非緩沖ADC或開關電容型ADC具有時變輸入阻抗，在高IF情況下更難設計。如果使用非緩沖ADC，任何情況下都應以跟蹤模式進行輸入匹配，并利用制造商網站上的輸入阻抗表。雖然緩沖ADC比非緩沖ADC的功耗大，但緩沖ADC往往更容易設計，即使在高IF情況下也同樣容易設計。當計算R和L值的時候，請記住這是一個好的開始。但并不是所有應用的布局和寄生參數值都相同，因此可能還需要一些設計反復，以最終確定特定應用的性能要求。