MAX2902與外部頻率合成器結合使用方法

鑒相頻率

將MAX2902與外部分數N頻率合成器結合使用相對于與整數N頻率合成器結合使用的一個主要區別便是可以使用更高的鑒相頻率(F_COMP)，同時保持同樣或者在許多應用中更小的頻率分辨率或者步進(F_STEP)。在整數N頻率合成器中步進頻率與鑒相頻率相同。然而在分數N頻率合成器中，步進頻率與鑒相頻率相關，其關系為，F_STEP = F_COMP/2^BITS這里BITS為頻率合成器的分數位數。

高的鑒相頻率能夠極大地減少本振(LO)信號的帶內相位噪聲。相位噪聲正比于頻率合成器中主分頻器值(N)。提高鑒相頻率，同樣的射頻頻率只需要較小的N值，因而降低了分頻器的噪聲貢獻。相位噪聲的減少量可以根據下式計算：

環路帶寬

當頻率合成器鑒相頻率增加時，可以使用更寬的環路帶寬，同時沒有惡化鑒相噪聲的抑制性能。當鑒相頻率的增加時，鑒相噪聲被推到遠處，允許環路濾波器的3dB點搬移到遠處，同時仍然保持對參考雜散的充分抑制。

增加環路帶寬的優點是鎖定時間更短。鎖定時間反比于環路濾波器的截止頻率，因而增加環路帶寬可以縮短PLL的鎖定時間。在許多應用中鎖定時間是關鍵參數，具有寬的環路帶寬的分數N頻率合成器非常重要。

增加環路帶寬的缺點是鑒相器噪聲在更寬的帶寬內積分。相位噪聲在環路濾波器截止頻率內為常量，在此之外便開始滾降。因而，當環路濾波器拐角頻率往更遠處搬移時，根據公式，ΔIntegrated Noise = 10 x log(F₂/F₁) LO信號的積分相位誤差也會增加，在式子中F1和F2分別為窄和寬的環路帶寬。

注意耦合

MAX2902具有片內集成的功放，能夠輸出高達+23.5dBm (典型值)。這樣大的功率值很容易使調制的射頻輸出信號耦合到MAX2902與頻率合成器芯片之間VCO的布線上。仔細考慮布線和接地將有助于減少耦合，但由于布局空間大小的約束通常很難完全消除耦合的影響。VCO線上的干擾信號會導致MAX2902的LO相位噪聲性能惡化。環路帶寬越寬，射頻耦合對電路的影響越小，因為閉環會衰減耦合噪聲。但是前面已經提到，寬的環路帶寬會增加系統的積分相位誤差。

應用例子

本篇筆記提供兩個例子。第一個例子使用整數N頻率合成器結構，而第二個則使用分數N頻率合成器結構。 使用的是同一個的頻率合成器芯片中的整數和分數兩個模式，用于說明MAX2902在閉環中的典型性能。兩種配置的設置參數在下面與相位噪聲特性圖一起列出。兩種配置根據頻率合成器總體要求提供可行的現實世界解決方案。

使用的分數N頻率合成器具有4比特的分數位數，能夠提供模16的分數量。這允許鑒相頻率大于整數型中的8倍，同時提供小于50%的步進頻率間隔。如果使用模數更大的分數頻率合成器，這個差別會更大。

從相位噪聲曲線圖上可以看到，帶內相位噪聲的差為(-73.00 - -82.83) = 9.83dB。這個值非常接近于基于不同N分頻值的計算公式的理論差值10 * log (5856/732) = 9.03dB。因而分數頻率合成器改善了帶內相位噪聲。然而，當計算積分相位誤差時，整數和分數兩種方法所得到的積分相位誤差值分別收斂于-29dBc和-30dBc。在使用分數頻率合成器的例子中，寬的環路帶寬雖然失去了初始相位噪聲的優點，卻改善了PLL約5倍的鎖定時間。

結論

MAX2902是一款高度集成的發射機芯片，可與整數N或者分數N頻率合成器結合以構建完整的發射機解決方案。當挑選使用何種頻率合成器與MAX2902配合使用時，首先要理解和評估主要的性能指標和它們之間的折衷。相位噪聲、鎖定時間、信道間隔和成本也都會隨頻率合成器方案的不同而不同。