高可靠性掉電保護電路設計
摘要提出掉電保護與系統復位同時作用,實現高度可靠的掉電保護電路的設計原理。介紹了ADM691微處理器監控電路特性及其構成的掉電保護電路。
關鍵詞微處理器監控電路掉電保護
1問題的提出
在智能儀表及過程控制中常常要用掉電保護電路以長時間保存實時參數。通常可采用E2PROM、FLASH MEMORY以及以隨機存儲器為基礎內置電池的非易失性芯片來實現。E2PROM、FLASH MEMORY屬于可在線修改的ROM器件,它解決了應用系統中實時參數掉電后長時間保存的難題,但這類芯片寫入速度慢,一般為毫秒級,擦寫次數有限,一般為萬次級,有些器件擦寫次數能達到百萬次,但對某些應用系統而言,其寫入次數仍然是有限的。因此這類芯片只能用在需要保護的數據量小且寫入不頻繁的系統中。對那些需要大容量高速反復保存實時參數的應用系統,只能用隨機存儲器RAM加掉電保護電路來實現。掉電保護電路一般由低功耗的CMOS-RAM、供電電路及控制電路組成。供電電路保證在系統正常時由電源給RAM供電,系統掉電時自動轉換到由備用電池給RAM供電;控制電路保證在電源供電時RAM正常讀寫,電池供電時RAM處于保護狀態,特別要防止在系統上電/掉電過程中的瞬間干擾信號對RAM芯片的寫入而改變RAM中的數據。基于RAM的掉電保護電路既具有RAM的高速寫入、寫入次數無限制的特點,又能象ROM那樣長時間保存數據,因此得到了廣泛的應用。實現上述原理的掉電保護方法很多,某些廠商甚至以RAM為基礎內置電池,開發出了自掉電保護芯片。用這類單獨的掉電保護芯片或電路構成的應用系統,在實際應用中有時出現工作不穩定現象。經分析發現:若系統電源的變化使RAM先處于保護狀態,而系統尚未復位,微處理器正常工作,此時對RAM進行讀寫操作,因其已處于保護狀態,必定發生數據讀不出寫不進的現象,引發系統故障。對于這種微處理器復位電平與掉電保護電平不一致而影響系統正常工作的問題,我們提出了用微處理器監控電路把系統復位與掉電保護聯系在一起的解決方案。系統復位時存儲器處于保護狀態,系統工作時存儲器處于可以正常讀寫,從而有效地解決了上述問題。下面介紹利用ADM691微處理器監控電路按上述原理實現的高可靠性的掉電保護電路。
2ADM691芯片介紹
ADM691是AD公司生產的一種高性能微處理器電源監視電路,其功能包括微處理器復位,備用電池切換,看門狗電路,CMOS-RAM寫入保護及電源故障告警等。
2.1芯片主要特點
2.2芯片引腳及功能 ADM691為16腳DIP和SO封裝,引腳如圖1所示。各引腳功能如下: (1)VBATT備份電池輸入; | ![]() 圖1ADM691引腳 |
2.3ADM691復位時序 ADM691的復位時序如圖2所示。 |
圖2ADM691復位時序 |
3掉電保護電路設計
3.1硬件設計
圖3給出了MCS-51單片機應用系統中ADM691與76C88組成的掉電保護電路原理圖。 |
圖3MCS-51系統掉電保護電路原理圖 76C88是CMOS型的RAM芯片,其容量為8Kbit,它有兩個片選端 上電過程:當Vcc從0V上升到復位門限4.65V時, 正常工作:在此狀態下,CS2為高電平, 掉電過程:當VCC從正常電壓下降到復位門限4.65V時, 對多數應用系統,上電復位后程序從頭開始即能滿足要求,但對某些系統如由多道工序組成的流水線控制系統,突然停電后再來電時應接著原來的工序往下執行,這就要求計算機記錄停電瞬間的系統參數,重新來電時根據記錄的參數繼續往下執行。利用ADM691的電源報警功能,能方便地達到這一目的。分析圖3可知適當調節R4,當VCC下降到4.80V時, |
3.2軟件設計
圖3所示單片機系統的軟件可分成主程序和電源報警中斷服務程序兩部分。主程序中必須插入指令經常觸發WDI,且間隔時間不能超過1.6s,報警中斷必須設置為非屏蔽中斷![]() ![]() ![]() ![]() |
![]() (a)主程序流程 | (b)電源報警中斷服務程序流程 |
圖4 軟件流程圖 4結束語 將系統復位與掉電保護結合起來,能有效的解決RAM保護與系統復位不協調引起的系統工作不穩定現象,以ADM691微處理器監控電路構成的單片機掉電保護電路,在電腦加油機等系統中應用表明,效果十分理想。 |
評論