邊沿觸發(fā)器

克服空翻→邊沿觸發(fā)方式和主從觸發(fā)方式
4.3 邊沿觸發(fā)器
4.3.1 TTL邊沿JK觸發(fā)器
一、電路結構
二、邏輯功能
三、具有直接置0和置1端的邊沿JK觸發(fā)器
四、JK觸發(fā)器構成的T觸發(fā)器和T′觸發(fā)器
1．JK觸發(fā)器→T觸發(fā)器
2．JK觸發(fā)器→T′觸發(fā)器
4.3.2 維持阻塞D觸發(fā)器
一、電路結構
二、邏輯功能
三、具有直接置0和置1端的維持阻塞D觸發(fā)器
四、D觸發(fā)器構成的T觸發(fā)器和T′觸發(fā)器
1．D觸發(fā)器→T觸發(fā)器
2．D觸發(fā)器→T′觸發(fā)器
4.4 主從觸發(fā)器
4.4.1 主從RS觸發(fā)器
一、電路結構
二、邏輯功能
4.4.2 主從JK觸發(fā)器
一、電路結構
二、邏輯功能
總結：
觸發(fā)器的邏輯功能
觸發(fā)器的觸發(fā)方式
現代教學方法與手段：用DLCCAI或EWB演示各種MSI觸發(fā)器的邏輯功能。
用數字邏輯實驗箱演示各種集成觸發(fā)器的邏輯功能和觸發(fā)方式。
集成觸發(fā)器中常見的直接置0和置1端

4.3 邊沿觸發(fā)器
為何要用邊沿觸發(fā)器？
同步觸發(fā)方式存在空翻，為了克服空翻。
邊沿觸發(fā)器只在時鐘脈沖CP上升沿或下降沿時刻接收輸入信號，電路狀態(tài)才發(fā)生翻轉，從而提高了觸發(fā)器工作的可靠性和抗干擾能力，它沒有空翻現象。
邊沿觸發(fā)器主要有維持阻塞D觸發(fā)器、邊沿JK觸發(fā)器、CMOS邊沿觸發(fā)器等。
以下各邊沿觸發(fā)器的具體電路不詳細分析其工作原理，只簡單了解即可。因為集成觸發(fā)器的學習以應用時夠用為度，不強調內部電路。
4.3.1 TTL邊沿JK觸發(fā)器

一、電路結構

邏輯符號中“ ”表示邊沿觸發(fā)輸入。
加小圓圈：表示下降沿有效觸發(fā)
不加小圓圈：表示上升沿有效觸發(fā)

二、邏輯功能

四、JK觸發(fā)器構成的T觸發(fā)器和T′觸發(fā)器
T觸發(fā)器：具有保持和翻轉功能的觸發(fā)器。
T′觸發(fā)器：只具有翻轉功能的觸發(fā)器。

1．JK觸發(fā)器→T觸發(fā)器
令JK觸發(fā)器的J=K=T
T觸發(fā)器特性方程

4.3.2 維持阻塞D觸發(fā)器

一、電路結構

二、邏輯功能與觸發(fā)方式

㈠ 邏輯功能

1．設輸入D＝1

⑴ 在CP＝0時，保持。
因D＝1，G6輸入全1，輸出Q6＝0，它使Q4＝1、Q5＝1。
⑵ 當CP由0躍變到1時，觸發(fā)器置1。
在CP＝1期間，②線阻塞了置0通路，故稱②線為置0阻塞線。
③線維持了觸發(fā)器的1狀態(tài)，故稱③線為置1維持線。

2．設輸入D＝0

⑴ 在CP＝0時，保持。
因D＝0，G6輸出Q6＝1，這時，G5輸入全1，輸出Q5＝0。
⑵ 當CP由0正躍到1時，觸發(fā)器置0。
在CP＝1期間，①線維持了觸發(fā)器的0狀態(tài)，故稱①線為置0維持線。
④線阻塞了置1通路，故稱④線為置1阻塞線。

可見，它的邏輯功能和前面討論的同步D觸發(fā)器的相同。因此，它們的特性表、驅動表和特性方程也相同。

㈡ 觸發(fā)方式——邊沿式

維持阻塞D觸發(fā)器是用時鐘脈沖上升沿觸發(fā)的。因此，又稱它為邊沿D觸發(fā)器。

三、具有直接置0和置1端的維持阻塞D觸發(fā)器

圖4.3.5（a）所示為上升沿觸發(fā)的維持阻塞D觸發(fā)器CT7474的邏輯圖。

四、D觸發(fā)器構成的T觸發(fā)器和T′觸發(fā)器

4.4 主從觸發(fā)器
1．主從觸發(fā)器與邊沿觸發(fā)器同樣可以克服空翻。
2．結構：主從結構。內部有相對稱的主觸發(fā)器和從觸發(fā)器。
3．觸發(fā)方式：主從式。主、從兩個觸發(fā)器分別工作在CP兩個不同的時區(qū)內。
總體效果上與邊沿觸發(fā)方式相同。
狀態(tài)更新的時刻只發(fā)生在CP信號的上升沿或下降沿。
4．優(yōu)點：在CP的每個周期內觸發(fā)器的狀態(tài)只可能變化一次，能提高觸發(fā)器的工作可靠性。
主從觸發(fā)器是在同步RS觸發(fā)器的基礎上發(fā)展出來的。

各種邏輯功能的觸發(fā)器都有主從觸發(fā)方式的，即：
主從RS觸發(fā)器、主從JK觸發(fā)器、主從D觸發(fā)器、
主從T觸發(fā)器、主從T′觸發(fā)器。

4.4.1 主從RS觸發(fā)器
一、電路結構

由兩個同步RS觸發(fā)器串聯組成的，上面的為從觸發(fā)器、下面的為主觸發(fā)器。
G門的作用是將CP反相為 ，使主、從兩個觸發(fā)器分別工作在兩個不同的時區(qū)內。

二、邏輯功能

1．當CP＝1時， ＝0，
從觸發(fā)器被封鎖，保持原狀態(tài)不變。
主觸發(fā)器工作，接收R、S信號，主觸發(fā)器的狀態(tài)按RS邏輯功能更新。
2．當CP由1↓0時，即CP＝0、＝1。
主觸發(fā)器被封鎖，不受R、S端輸入信號的控制，且保持原狀態(tài)不變。
從觸發(fā)器跟隨主觸發(fā)器的狀態(tài)翻轉。

4.4.2 主從JK觸發(fā)器

一、電路結構

邏輯符號中“┐”：表示主從觸發(fā)輸出。

二、邏輯功能

（CP下降沿到來有效）（4.4.4）

總結：觸發(fā)器的兩要素：
㈠ 邏輯功能
1．描述方法：邏輯符號、特性表、驅動表、特性方程

⑴ 邏輯符號
圖中“ ”表示邊沿觸發(fā)輸入。
加小圓圈：表示下降沿有效觸發(fā)
不加小圓圈：表示上升沿有效觸發(fā)
圖中“┐”表示主從觸發(fā)輸出。

⑵ 特性表

㈡ 觸發(fā)方式

1．基本RS觸發(fā)器
直接電平觸發(fā)（低電平有效/高電平有效），無CP
2．同步觸發(fā)
CP的（高/低）電平期間觸發(fā)，
即在整個電平期間接收信號RS/JK/D/T、
在整個電平期間狀態(tài)相應更新。
所以存在空翻。
3．邊沿觸發(fā)
只在CP的↑或↓邊沿觸發(fā)
即只在CP的↑或↓邊沿接收信號RS/JK/D/T、
只在CP的↑或↓邊沿狀態(tài)更新。
克服空翻。
4．主從觸發(fā)
有主、從兩個觸發(fā)器，在CP的高/低電平期間交替工作、封鎖。
只在CP的高電平期間（或低電平期間）接收信號RS/JK/D/T、
只在CP的↑或↓邊沿總的輸出狀態(tài)更新。

用數字邏輯實驗箱演示各種集成觸