D類音頻放大器的輸出低通濾波器設計
在便攜式及小型化消費類產品中,d類音頻功率放大器的應用已非常普遍。本文介紹了d類音頻放大器的輸出低通濾波器的設計原理,給出了濾波器中電感和電容值的計算方法和選擇時的考慮因素。本文還以美國國家半導體的d類音頻放大器lm4668和lm4680為例,描述了具體的輸出濾波器的設計方法,并介紹了即將推出的lm4681的電路框圖和特性。
本文引用地址:http://www.104case.com/article/20927.htm一直以來,電子系統中的音頻信號都是用模擬電信號來表示的。盡管數字處理和數字放大技術在當今的系統中已經得到了運用,但是音頻/聲音信號還是必須轉換回模擬信號,以滿足人的聽覺系統收聽音樂的需要。

圖1:單片d類音頻放大器的組成。
目前,在大多數便攜式及小型化消費類產品,如mp3、便攜式dvd和平板顯示器等中,開關模式(d類)音頻功率放大器的應用已很普遍。由于d類放大器的功耗較低,因此能夠實現較高的效率。它延長了便攜式設備的電池使用壽命,并能夠減小散熱器的尺寸和pcb的面積,從而節省了系統成本。所以,許多大型平板顯示器和消費類音頻產品都更愿意采用此類放大器。
不過,d類放大器基于使用高開關頻率信號的數字調制技術,旨在實現信號的高效放大。調制頻率通常高達數百khz,這遠遠超出了音頻范圍。
由于我們需要從數字化或調制信號來恢復所需的真實音頻信號(音樂),因而必需采用一個輸出低通濾波器來濾除高頻分量,以再生與人類聽覺系統相匹配的真實模擬信號。
這里,我們將闡述一些有關輸出低通濾波設計的考慮因素和建議。

圖2:btl半電路模型。
d類放大器:單片式d類音頻放大器包括模擬音頻輸入、調制器、功率晶體管等(見圖1)。
輸出濾波器設計:由于我們需要恢復所需的音頻信號,因此重要的是設計出一款優秀的輸出低通濾波器,以濾除高頻分量(無用信號)并獲得高品質的模擬聲音。我們必須設計具有特定電抗性輸出阻抗的輸出濾波器,以便與負載阻抗相匹配。btl半邊電路模型如圖2所示。
d類放大器的輸出濾波器通常是一個二階、lc型butterworth(巴特沃斯)濾波器。這是因為巴特沃斯濾波器能夠提供相對平坦的通帶頻率響應,而且所需的元件數量很少。這里給出一幅參考曲線圖,用于顯示巴特沃斯、bessel(貝塞爾)和chebyshev(切比雪夫)型濾波器的lpf響應(圖3)。



圖3:巴特沃斯、貝塞爾、切比雪夫型濾波器的低通濾波響應的比較。
對于一個實際的btl電路,輸出濾波器如圖4所示。
推導出的btl濾波器方程為:

根據上面的方程,表1列出了對應于特定fc和rl的電感(l)值和電容(c)值。
電感的選擇:在輸出濾波器中,電感是關鍵元件。它與d類音頻功率放大器系統的直流電阻和額定峰值電流規格有關。直流電阻反映了總輸出功率的效率。系統的效率可由下式來估算:

式中:rl是揚聲器的直流電阻,rdson是d類放大器內部的輸出驅動器的晶體管導通電阻;rind是電感的直流電阻。

圖4:實際的btl電路輸出濾波器。
除了選擇合適的電感值以獲得某一特定的截止頻率之外,輸出電感的最大直流電阻是影響總體效率的另一個關鍵參數。因此,強烈建議采用直流電阻較低的電感。
對于電感而言,另一個必須考慮的重要參數是其最大額定電流。如果電感的額定電流不足以維持器件的輸出電流,則電感將起短路的作用。這將使器件或揚聲器受到大電流的傷害。

圖5:lm4680的應用框圖(lc輸出濾波器的取值確定)。
最后值得一提的是,為了降低失真、emi和串擾,建議采用屏蔽式電感(例如:壺形鐵芯電感)。
壺形鐵芯以其卓越的屏蔽性能而著稱,這是因為除了用于穿越導線的兩個窄槽之外,電感線圈被磁芯完全包圍。
電容的選擇:在評價高頻片式電容的過程中,最重要的參數之一便是q(品質因數),或者相關的等效串聯電阻(esr)。
簡單地說,esr就是給定頻率條件下電容中的所有串聯和并聯損耗的衡量尺度。從理論上講,“理想”電容的esr將為0ω,并且是純電抗性的,沒有實部(阻性)分量。流經電容的電流在所有的頻率上都將恰好超前電容兩端的電壓達90°。但是現實中,電容總會呈現出一定程度的esr。

圖6:toko(a7503hy-270m)電感的封裝尺寸。
品質因數q是一個無量綱值,它等于電容的電抗與電容的寄生電阻(esr)兩者相除所得的商。
由于電抗和電阻均會隨頻率而改變,因此,q值將隨頻率的改變而發生巨大的變化。電容的電抗會隨著頻率或電容值的變化而出現極大的波動,因此會造成q發生顯著的變化。
額定電壓:電容的額定電壓由下式計算:

為了從放大器獲得更加優良的輸出信號和總體性能,輸出濾波設計毫無疑問是一個至關重要的因素,不過,電源濾波也會是一個值得關注的重要問題。
d類放大器中的電源濾波有2個目的。
1. 使d類放大器與電源噪聲隔離。
2. 對高頻噪聲進行旁路處理。在d類放大器設備中,至少包含兩組電源,即模擬輸入及控制(avdd)和輸出晶體管驅動(pvdd)。

圖7:lm4681內部電路框圖。
為了實現去耦電容,我們必須考慮峰值開關電流,以獲得一個最小電容。針對峰值開關電流的最小有效電容可由下式計算:

式中:為周期,dmax為最大占空比,vripple為紋波電壓。
esr在大多數場合中都會引起紋波電壓。由esr和ipeak產生的最大vripple為:

評論