解讀SAR ADC驅動運算放大器選擇

　　這個問題可以通過延長采集時間來緩解。對于 ADS8361 而言，規定的轉換時間是采集時間的四倍。如果將采集時間延長三倍或 300%，那么我們將可以獲得轉換器最高吞吐率的 70%，或 357 kSPS。與通過降低對輸入信號緩沖電路的要求來獲得相關益處的做法相比較而言，這種犧牲速度的做法是可取的。表 1 表明：作為外部時鐘周期數的一個函數，ADS8361 采集時間的延長和相應吞吐率下降的情況。

　　表 1：一個采集時間函數的吞吐率

　　優化 RC，以實現特定的頻率性能

　　現在您就可以獲得設計驅動電路的程序。首先，選擇適合您系統電源軌的運算放大器，并記錄下這種放大器的輸入和輸出極限，同時弄清楚 ADC 輸入范圍調整的可能性，以便更好地與運算放大器的性能相匹配。其次，確定適當的采集時間，并相應地設定系統時序。接下來，選擇 RC 電路中的相關數值，采集時間和 RC 濾波器時間常數之間的比率 (k) 取決于 ADC 的分辨率。最后，選擇具備足夠增益帶寬的運算放大器來驅動該 RC 電路，而且所選的運算放大器應具有適當的調整時間。對許多不同 SAR 轉換器的應用來說，該設計驅動電路的程序非常穩健而有效。然而，有時候作為能夠改善性能系統的 RC 濾波器的一些優化措施而言，這僅僅是一個開端。

　　例如，我們打算優化先前討論的電路。在探索如何優化 ADS8361 前端的輸入 RC 濾波器之前，我們需要確定有關的工作條件：所采用的輸入時鐘頻率為9.9968MHz，設定的采樣頻率為 199.936kSPS;由這兩個數值所產生的結果是，ADC 的轉換時間為 1.6μs，而采樣時間為 3.4μs。因此，對于這個 16 位的轉換器而言，我們就需要 12 個時間常數的外部 RC 濾波器來與相應的采集時間匹配。這種條件可將 RC 電路的帶寬設置為：

　　其是：k =12，由此可以實現 562kHz 的帶寬。

　　對于一個低噪聲的系統而言，根據實際需要，可以采用盡可能高的帶寬。但是，也不要把帶寬設置得過高。因為帶寬越高，其所允許的噪聲也就越高，所以必須在 RC 設定時間和該帶寬之間取得一個平衡值。

　　為了確定 RC 濾波器的最佳值，我們曾使用過一個低輸出阻抗的信號源。圖 8 為用于測量的測試設置。

　　圖 8：通過采用理想的信號源，選擇 RC 濾波器

　　采用這種設置，測量結果不會受到輸入緩沖器的影響。值得注意的是，最終計算結果應包括信號源的輸出阻抗。在所述示例中，該阻抗為 20Ω。如欲了解測量結果敬請參見圖 9-10。

　　圖9：在不同的RC 常數時，測量得出的THD值

　　圖10：在不同的RC 常數時，測量得出的SNR、SFDR 以及SINAD值

　　從這些測量結果中，我們發現，當 k = 7 時，可獲得最佳的 THD 值;而當 k = 6 時，可獲得最佳的 SFDR 值。并且還可以很直觀地看出，這些測量結果具有某種意義：因為 k 值越小，RC 濾波器的帶寬也就越低，從而降低了噪聲。然而，當 k 值變小時，我們發現性能也隨之降低。出現這種情況是因為時間常數太大，而且它不能對采樣電容器上的輸入電壓進行相應的設置，從而導致測量誤差的出現。

　　另外，從測量結果中我們還發現，設計程序 (procedure-chosen) 和最佳值之間的性能差異約為 2-3 dB。根據具體的應用情況不同，這種差異也許會很明顯，也許會不明顯。為什么在設計程序和最佳結果之間會出現差異呢?因為設計程序假定為 ADC 輸入采樣電容器充電時，出現了最糟糕的情況。因此，為調整時間設定了最保守的數值;而通過測試來實現優化性能，我們經常發現電路的運行條件并非最糟糕的，同時還發現，用于確定設計程序的一些假設必須予以修正。

結論

　　為了完成信號鏈的最終性能評估，我們選用當 k = 6.36 或截止頻率 = 298kHz 時的 RC 濾波器。在這種前提下，我們采用一只 2.2nF 的COG 型電容器和一只243Ω 的電阻。通過延長采集時間來降低 ADC 的運行速度，具有其它優點：即濾波器的截止頻率限制了 ADC 輸入信號的有效噪聲帶寬和運算放大器輸出信號的有效噪聲帶寬。

　　當采用 ADC 最高的采樣速度時，采集時間為 400ns。采用上述相同標準(k = 6.36)時，一階濾波器的有效噪聲帶寬為 4MHz。

　　當采集時間由 400ns 延長至 3.4μs 時，有效噪聲帶寬則下降為 562kHz。

　　當選擇配置和組件值時，請采用上述測量所得出的結果。圖 11為最終調整圖。

　　圖11：最終測量調整

　　通過對測量結果的比較，我們發現，設計信號鏈時，此程序是如此的重要。作為參考，我們采用了 ADS8361 產品說明書中的數值。接下來，我們將從測試中獲得的結果與 ADC 前端所選用的 RC 濾波器進行比較。從表 2 中我們看出，THD 性能出現了下降的現象，這種下降現象可以歸因于信號源(很顯然，這并不是用于描繪 ADS8361 特性的同一信號源)。最后需要進行比較的是，從整體解決方案中所得到的測量結果。該解決方案包括具有 RC 濾波器的 OPA365 以及 ADS8361。

　　表 2 最終測量結果的比較

　　至此，您可以得出這樣的結論：對 ADC 轉換器前端的緩沖電路進行合理的設計并不會降低系統的性能。圖 12 為整個系統的 FFT 測量結果。

　　圖12：整個信號鏈的測量結果

　　結論

　　我們介紹了 SAR 型 ADC 驅動電路的設計程序，這種驅動電路設計重點旨在運算放大器的要求以及優化運算放大器和 ADC 系統的若干技術。同時，我們還闡述了如何進一步優化 SAR 前端的 RC 電路，但是這些性能調整針對不用的應用而不同，因此，需要對其進行仔細斟酌。另外，我們還發現對 ADC 轉換器前端的緩沖電路進行合理的設計并不會降低系統的性能。