PCI9030及其PCI總線接口電路設計

0 引 言
PXI總線系統的卓越性能和較低的價格，使得越來越多從事自動測試的工程技術人員開始關注PXI的發展。而PXI總線是PCI總線在儀器領域的擴展，可以將PXI總線分為PCI總線和PXI擴展的總線兩部分。將進行PCI總線接口電路的設計，從而為設計 PXI模塊儀器，組建PXI總線自動測試系統做好準備。
目前，PCI總線接口電路的實現主要有兩種方案：一是采用一片大容量FPGA／CPLD實現PCI總線接口邏輯；另一種是采用ASIC芯片完成PCI總線的接口電路。由于PCI總線速度高，協議復雜，采用第一種方案雖然應用很靈活，但是調試困難，開發周期長，而且采用一片工業級可用于PCI接口的 FPGA／CPLD完成PCI總線接口功能，遠比使用PCI接口芯片的成本高。采用第二種方案，功能強，價格低，穩定性好，開發周期較短。通過對上述兩種接口方案的比較，從綜合開發難度、芯片功能、開發速度和開發經費等方面考慮，在此采用后一種方案完成PCI總線的接口設計。

1 PCI9030芯片及其主要特點
PCI9030是全球最大的PCI接口設備制造商PLXTechnology于1999年3月推出的全新的32 b／33 MHz PCI目標設備接口芯片。它采用PLX先進的SMARTarget技術，不僅為各種應用提供了最大的靈活性，而且大大簡化了系統設計，具有最高的性價比，能夠滿足各種應用的要求。PLX計劃用它替代應用廣泛的PCI9050和PCI9052。PCI9030主要有以下特點；
(1)采用PLX先進的SMARTarget技術，完全兼容PCI 2．2協議規范，PCI突發傳輸速率高達132 MB，／s，是第一個符合CompactPCI PICMG2．1標準的工業級目標設備接口芯片。
(2)支持高達60 MHz的局部總線操作，突發傳輸模式下速率可達240 MB／s，支持PCI目標預取模式、PCI目標可編程突發傳輸、PCI目標延遲寫模式和PMW(Posted Memory Writes)模式。
(3)資源豐富，應用靈活。它支持5個PCI to Lo-cal地址空間，擁有9個通用I／O(GPIOs)，4個可編程片選(CS[3…0])，中斷發生器／控制器，支持 Big／LittleEndian字節轉換，可提供PCI緩沖時鐘(33 MHz)，局部總線可編程讀寫選通定時等。
(4)局部總線的配置可編程，可支持復用或非復用模式的8位，16位或32位局部總線。
(5)PCI9030支持3．3 V，5 V電源容錯，因此在采用5 V電源的CPLD時，不需要進行電平轉換，可以直接連接，使得電路更加簡潔。

2 PCI總線接口電路
PCI總線開關模塊是在滿足PCI總線數據傳輸協議的前提下進行寫數據和數據回讀，完成PCI總線的基本數據傳送。寫數據時經過鎖存和繼電器驅動模塊來驅動繼電器工作，可以通過數據線回讀繼電器的狀態，以判斷數據傳輸的正確性，其原理框圖如圖1所示。

下面以本模塊為例介紹PCI總線接口設計過程。
PCI總線接口電路主要分為3個部分，即PCI總線接口、局部總線接口、串行E2PROM接口，如圖2所示。LCLK通過500 Ω電阻與BCLK0連接，為PCI9030提供本地時鐘信號。局部總線多路復用和非多路復用選擇是通過硬件實現。這里選用多路復用，故將PCI9030的 MODE引腳通過電阻上拉至3．3 V電源。邊界掃描JTAG不使用，PCI9030引腳TRST應該通過電阻接地。