基于TMS320C6713與PC機的PCI總線高速數據傳輸

表2 HCNTL[1:0]控制信號的功能

HCNTL1 HCNTL0 功 能
0 0 主機可以對HPI的控制寄存器HPIC進行讀寫
0 1 主機可以對HPI地址寄存器HPIA的進行讀寫
1 0 主機可以對HPID的數據寄存器進行讀寫操作，此時HPIA采用以字為單位的地址自增方式
1 1 主機可以對HPID的數據寄存器進行讀寫操作，但此時HPIA不受影響

１．２ TMS320C6713 HPI的控制寄存器

在TMS320C6713 HPI中，可利用三個寄存器來完成主設備和ＣＰＵ的通信，它們是HPI數據寄存器（HPIＤ）、HPI地址寄存器（HPIＡ）和HPI控制寄存器（HPIＣ）。主機可對這三個寄存器進行讀寫，而ＣＰＵ只能對HPIＣ進行訪問。HPIＤ中存放的是主機從存儲空間中讀取的數據，或者是主機向TMS320C6713的存儲空間中寫入的數據。HPIＡ中存放的是主機訪問TMS320C6713存儲空間的地址，其最低兩位固定為零。HPIＣ中存放的是TMS320C6713的控制信息，其高１６位和低１６位內容相同。

主機對HPI進行訪問的次序為：初始化HPIＣ、初始化HPIＡ、從HPIＤ寄存器中讀取或向其寫入數據。在初始化HPIＣ時，ＨＷＯＢ位的設置是關鍵，它決定著高１６位與低１６位的傳輸次序。

２ PCI9052與TMS320C6713HPI的接口

PCI9052是ＰＬＸ公司繼PCI9050之后推出的用于低成本適配器的總線目標接口芯片。它支持ＰＣＩ２．１協議規范，在３３ＭＨｚ的總線時鐘頻率下，其峰值傳輸速度可達１３２ＭＢ／ｓ，因而可大大改善數據傳輸中的瓶頸問題。同時它還具有方便靈活的開發特點，正是這些特點使其在ＰＣＩ從模式接口卡的設計中得到了廣泛的應用。

表３給出了PCI9052與TMS320C6713HPI接口信號的基本特征。下面是對它們具體工作方式的一些說明：

ＬＡＤ[３１：０]：利用該信號可通過設置ＬＡＳＩＢＲＤ局部地址空間總線區域描述寄存器的總線寬度位來調整總線寬度，當ＬＡＳＩＢＲＤ[２３：２２]＝００時，采用ＬＡＤ[７：０]８位寬度，當ＬＡＳＩＢＲＤ[２３：２２]＝０１時，采用ＬＡＤ[１５：０]（１６位），當ＬＡＳＩＢＲＤ[２３：２２]＝１０時，采用ＬＡＤ[３１：０]（３２位）。

ＬＢＥ[３：０]字節使能信號是在總線寬度的基礎上編碼的。對于３２位總線，ＬＢＥ[３：０]表示哪一個字節被選中：ＬＢＥ０對應[７：０]，ＬＢＥ１對應[１５：８]，ＬＢＥ２對應[２３：１６]，ＬＢＥ３對應[３１：２４]；而對于１６位總線，ＬＢＥ０對應[７：０]，ＬＢＥ１對應地址的第１位，ＬＢＥ２不用，ＬＢＥ３對應[１５：８]；對于８位總線，ＬＢＥ０對應地址的第０位，ＬＢＥ１對應地址的第１位，ＬＢＥ２和ＬＢＥ３不用。

ＣＳ１和ＣＳ２分別帶有與之對應的片選基地址寄存器（ＣＳＩＢＡＳＥ）。ＣＳＩＢＡＳＥ０為片選使能位，其中ＣＳＩＢＡＳＥ[２７：１]為片選空間位。從片選空間位的第１位向第２７位掃描時，遇到第１個“１”即決定了片選空間的大小，其余位則為片選空間的基地址。

ＬＩＮＴ１和ＬＩＮＴ２可通過中斷控制／狀態寄存器ＩＮＣＳＲ的中斷使能位ＩＮＣＳＲ[６]進行使能，同時可設置其它相關信息。

表3 PCI9052與TMS320C6713的接口信號描述

信 號 管 腳 號 管腳數 信 號 功 能
LAD[31:0] 從低到高依次為91、90、89、88、87、86、85、84、83、82、79、78、77、76、75、74、73、72、71、70、69、62、61、60、59、58、57、56、55、54、53、52 32 數據總線
LW/R 127 1 為“1”時寫，為“0”時讀
LA[27：1] 從低到高依次是92、93、94、95、96、97、98、100、101、102、105、106、107、108、109、110、111、112、113、114、115、116、117、118、119、122 27 地址總線，傳輸28位線性地址的高26位
LBE[3:0] 從低到高依次是46、47、48、49 4 字節使能信號，表示當前總線傳輸中哪一個字節被選中
LRDY 128 1 在局部總線讀數據或可接受寫數據
ADS 123 1 表明可用地址和一次新的總線存取的起始
CS1、CS2 130、131 2 片選信號
RD 126 1 通用寫
WR 125 1 通用讀
LINT1，LINT2 137、136 2 局部中斷輸入