西門子推出 Symphony Pro 平臺，大幅擴展混合信號 IC 驗證能力

·    西門子先進的混合信號仿真平臺可加速混合信號驗證，助力提升生產效率多達10倍

·    Symphony Pro 支持 Accellera 和其他先進的數字驗證方法學，適用于當今前沿的混合信號設計

西門子數字化工業軟件近日推出　Symphony? Pro 平臺，基于原有的　Symphony 混合信號驗證能力，進一步擴展功能，以全面、直觀的可視化調試集成環境支持新的Accellera 標準化驗證方法學，使得生產效率比傳統解決方案提升多達 10 倍。  

下一代汽車、影像、物聯網、5G、計算和存儲應用，正在不斷推動　SoC 對模擬和混合信號內容的強勁需求。混合信號電路越來越普遍，例如：5G 大規模 MIMO 無線電中將模擬信號鏈與數字前端 (DFE) 集成，雷達系統中的數字射頻采樣數據轉換器，將模擬像素讀出電路與數字圖像信號處理相結合的圖像傳感器，利用先進的混合信號電路向數據中心計算資源饋送更多數據以提供 PAM4 信號等等。針對這些應用，混合信號電路有助于降低功耗、縮小面積、減少成本，同時提供不斷改進的性能表現。

意法半導體影像事業部高級 CAD 經理 Stephane Vivien 表示：“混合信號功能驗證對于我們針對影像和汽車行業的復雜設計而言越來越重要。我們參與了 Symphony Pro 的早期使用計劃，Symphony Pro 中的高級調試功能和對多層三明治結構的無縫支持可幫助我們大幅提高生產效率。我們期待　Symphony Pro　成為我們現在和未來混合信號驗證項目的簽核解決方案。”

數字控制、數字校準和數字信號處理技術在現代混合信號芯片架構中的應用日益增多，推動著混合信號驗證方法學向以數字為中心轉變。西門子新的 Symphony Pro 平臺基于已被用戶認可的西門子　Symphony 和 Questa? Visualizer 平臺，將行業標準通用驗證方法學(UVM) 和統一 功率格式 (UPF) 驅動的低功耗技術的快速部署擴展到混合信號域，在統一環境中提供快速仿真能力，實現出色的吞吐量和容量。

現代混合信號 SoC 將模擬電路與以極高時鐘速度運行的邏輯門集成在一起。這種位于模擬和數字邊界的高頻雙向信號流突破了手動調試方法的極限，影響到獲得結果的總體時間。Symphony Pro Visualizer MS 環境在整個混合信號設計層次結構中提供無縫調試體驗，其全面的分析、自動化和易用性有助于提高生產率。

“我們為物聯網設計的高性能、高能效芯片本質上是模擬密集型的混合信號架構。為確保高質量，我們擴展了數字驗證方法學以支持混合信號設計的有效回歸，”Silicon Labs 高級 CAD 經理 Jayanth Shreedhara 表示：“Symphony Pro Visualizer 混合信號技術加快了我們數字為頂層 UVM 測試套件的調試周轉時間，使我們的驗證時間從幾天縮短至幾小時，在提高生產率的同時顯著改善了覆蓋率收斂。”

西門子數字化工業軟件 IC 驗證高級副總裁 Ravi Subramanian 表示：“我們的客戶正在各種應用中迅速推進先進的混合信號 SoC 設計，在此過程中，他們也在推動相應的 EDA 工具創新。新的　Symphony Pro　結合了我們　AFS、Questa 和 Visualizer 的成熟技術，幫助客戶通過統一的混合信號驗證解決方案獲得關鍵競爭優勢。”