帶有分布式鎖相環的相控陣的系統級LO相位噪聲模型

　　摘要

　　對于數字波束成形相控陣，要生成LO，通常會考慮的實現方法是向分布于天線陣列中的一系列鎖相環分配常用基準頻率。對于這些分布式鎖相環，目前文獻中還沒有充分記錄用于評估組合相位噪聲性能的方法。

　　在分布式系統中，共同噪聲源是相關的，而分布式噪聲源如果不相關，在RF信號組合時就會降低。對于系統中的大部分組件，這都可以非常直觀地加以評估。對于鎖相環，環路中的每個組件都有與之相關聯的噪聲傳遞函數，它們的貢獻是控制環路以及任何頻率轉換的函數。這會在嘗試評估組合相位噪聲輸出時增加復雜性。本文基于已知的鎖相環建模方法，以及對相關和不相關貢獻因素的評估，提出了跟蹤不同頻率偏移下的分布式PLL貢獻的方法。

　　簡介

　　對于任何無線電系統，都需要為接收器和激勵器精心設計本地振蕩器(LO)生成的實現方法。隨著數字波束成形在相控陣天線系統中不斷普及，需要在大量分布式接收器和激勵器中分配LO信號和基準頻率，這讓設計變得更加復雜。

　　在系統架構層面需要權衡的因素包括，分配所需的LO頻率或分配較低的頻率基準，以及在靠近使用點的物理位置產生所需的LO。通過鎖相環從本地產生LO是一種高度集成的現成選項。下一個挑戰是評估來自各種分布式組件以及集中式組件的系統級相位噪聲。

　　采用分布式鎖相環的系統如圖1所示。常用基準頻率被分配至多個鎖相環，各產生一個輸出頻率。圖1a中的LO輸出被假設為圖1b的混頻器的LO輸入。

　　圖1.分布式鎖相環系統。每個振蕩器都被鎖相到一個共同的參考振蕩器上。從1到N的LO信號都應用到相控陣中所示的混頻器的LO端口上。

　　系統設計人員面臨的一個挑戰是跟蹤分布式系統的噪聲貢獻、了解相關和不相關的噪聲源，并估計整體的系統噪聲。在鎖相環中，這個挑戰變得更加嚴峻，因為噪聲傳遞函數都是鎖相環中的頻率轉換和環路帶寬設置的函數。

　　動機：組合鎖相環測量示例

　　圖2所示為針對組合鎖相環的測量示例。這些數據是通過組合來自多個ADRV9009收發器的發射輸出獲得的。圖中所示為單個IC、兩個組合IC和四個組合IC的情況。對于這個數據集，在IC組合之后，可以看到明顯的10logN改進。為了達到這個結果，需要采用一個低噪聲晶體振蕩器參考源。下一節建模的動機是推導出一種方法，以計算在具有許多分布式收發器的大型陣列中，更廣泛地說是在具有分布式鎖相環的任何架構中，這種測量結果會如何變化。

　　圖2.兩個組合鎖相環的相位噪聲測量

　　鎖相環模型

　　鎖相環中的噪聲建模已有充分的文檔記錄。1-5圖3所示為輸出相位噪聲圖。在這種類型的圖中，設計師可以快速評估環路中每個組件的噪聲貢獻，而這些貢獻因素累計起來即可決定整體的噪聲性能。模型參數設置為代表圖2所示的數據，源振蕩器用于估算將大量IC組合在一起時的相位噪聲。

　　要檢驗分布式鎖相環的效果，首先要從PLL模型導出參考貢獻和其余PLL組件的貢獻。

　　圖3.典型的鎖相環相位噪聲分析，顯示所有組件的噪聲貢獻。總噪聲是所有貢獻因素的總和。

　　將已知的PLL模型擴展為分布式PLL模型

　　下文將介紹為具有多個分布式鎖相環的系統計算組合相位噪聲的過程。這種方法的前提是能夠將參考振蕩器的噪聲貢獻與VCO和環路組件的噪聲貢獻分離開來。圖4所示為一個假設的分布式示例，一個參考振蕩器對應多個PLL。這個計算假設了一個無噪聲分布，這不切實際，但可以用來說明原理。假設分布式PLL的噪聲貢獻是不相關的，并減少10logN，其中N表示分布式PLL的數量。隨著通道增加，噪聲在較大偏移頻率下得到改善，對于大型分布系統，噪聲變得幾乎完全由參考振蕩器主導。

　　圖4.開始采用分布式鎖相環相位噪聲建模方法：從鎖相環模型中提取參考振蕩器和鎖相環中除參考振蕩器外的所有其他組件的相位噪聲貢獻。作為分布式鎖相環數量的函數，組合相位噪聲假設參考噪聲是相關的，而分布在多個PLL之間的噪聲貢獻是不相關的。

　　圖4所示的示例簡化了對參考振蕩器分布的假設。在真正的系統分析中，系統設計人員還應該考慮參考振蕩器分布中的噪聲貢獻，它們會降低總體結果。但是，像這樣的簡化分析是非常有用的，能夠讓人了解架構方面的權衡會如何影響系統的總體相位噪聲性能。接下來我們來看看分布系統中相位噪聲的影響。

　　參考分布中的相位噪聲說明

　　接下來將評估兩個分布選項示例。考慮的第一種情況如圖5所示。在這個示例中，選擇了一個常用于快速調諧VCO頻率的寬帶PLL。參考信號的分布是通過時鐘PLL IC實現的，這種IC也常用于簡化數字數據鏈路(如JESD接口)的時序限制。左下角顯示了各個貢獻因素。這些貢獻因素位于器件的頻率，并未調整到輸出頻率。右下角的相位噪聲圖顯示了不同數量的分布式PLL的系統級相位噪聲。

　　圖5.分布中具有PLL IC的分布式寬帶PLL。

　　該模型的有些特性值得注意。假設采用一個高性能晶體振蕩器，標稱頻率為100 MHz，中央振蕩器的單個貢獻因素反映在可用的較高端晶體振蕩器上，雖然不一定是最好、最昂貴的可用選擇。雖然中央振蕩器輸出實際上會扇出到有限數量的分布式PLL，但這些PLL會再次按某個實際限值扇出并重復，以實現系統中的完整分布。對于本例中的分布貢獻，假設有16個分布組件，然后假設它們會再次扇出。左下角所示的分布電路的單個貢獻是不含參考振蕩器貢獻的PLL組件的噪聲。本例中的分布假設與源振蕩器同頻率，并根據該函數可用的典型IC來選擇噪聲貢獻因素。