組合邏輯電路原理概述及作用分析

組合邏輯電路概述：

數(shù)字電路根據(jù)邏輯功能的不同特點(diǎn)，可以分成兩大類(lèi)，一類(lèi)叫組合邏輯電路(簡(jiǎn)稱(chēng)組合電路)，另一類(lèi)叫做時(shí)序邏輯電路(簡(jiǎn)稱(chēng)時(shí)序電路)。組合邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來(lái)的狀態(tài)無(wú)關(guān)。而時(shí)序邏輯電路在邏輯功能上的特點(diǎn)是任意時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，或者說(shuō)，還與以前的輸入有關(guān)。

1.半加器與全加器

①半加器

兩個(gè)數(shù)A、B相加，只求本位之和，暫不管低位送來(lái)的進(jìn)位數(shù)，稱(chēng)之為“半加”。

完成半加功能的邏輯電路叫半加器。實(shí)際作二進(jìn)制加法時(shí)，兩個(gè)加數(shù)一般都不會(huì)是一位，因而不考慮低位進(jìn)位的半加器是不能解決問(wèn)題的 。

②全加器

兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來(lái)的進(jìn)位數(shù)，稱(chēng)為“全加”。實(shí)現(xiàn)這一功能的邏輯電路叫全加器 。

2.加法器

實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱(chēng)為加法器。根據(jù)進(jìn)位方式不同，有串行進(jìn)位加法器和超前進(jìn)位加法器兩種 。

①四位串行加法器：如T692。優(yōu)點(diǎn)：電路簡(jiǎn)單、連接方便。缺點(diǎn)：運(yùn)算速度不高。最高位的計(jì)算，必須等到所有低位依此運(yùn)算結(jié)束，送來(lái)進(jìn)位信號(hào)之后才能進(jìn)行。為了提高運(yùn)算速度，可以采用超前進(jìn)位方式 。

②超前進(jìn)位加法器：所謂超前進(jìn)位，就是在作加法運(yùn)算時(shí)，各位數(shù)的進(jìn)位信號(hào)由輸入的二進(jìn)制數(shù)直接產(chǎn)生 。

1.基本概念

用代碼表示特定信號(hào)的過(guò)程叫編碼;實(shí)現(xiàn)編碼功能的邏輯電路叫編碼器。編碼器的輸入是被編碼的信號(hào)，輸出是與輸入信號(hào)對(duì)應(yīng)的一組二進(jìn)制代碼 。

2.普通編碼器

①三位二進(jìn)制編碼器：二進(jìn)制編碼器：用n位二進(jìn)制代碼時(shí)，對(duì)m=2n個(gè)一般信號(hào)進(jìn)行編碼的電路 。

②二M十進(jìn)制編碼器：把0～9十個(gè)十進(jìn)制數(shù)字編成二進(jìn)制代碼的電路。n位二進(jìn)制代碼共有2n種，可以對(duì)m≤2n個(gè)信號(hào)進(jìn)行編碼。因二M十進(jìn)制編碼器的輸入是十個(gè)十進(jìn)制數(shù)，故應(yīng)使用四位二進(jìn)制代碼表示制。從2n=16種二進(jìn)制代碼中取十種來(lái)代表0～9這是個(gè)十進(jìn)制數(shù)碼，方案很多，最常用的是8421BCD碼。在二M十進(jìn)制編碼器中，代表0～9的輸入信號(hào)也是互相排斥的，其工作原理及設(shè)計(jì)過(guò)程與三位二進(jìn)制編碼器完全相同，不再重復(fù) 。

3.優(yōu)先編碼器

定義：允許若干信號(hào)同時(shí)輸入，但只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼，而不理睬級(jí)別低的信號(hào)，這樣的電路叫優(yōu)先編碼器 。

1)基本概念

定義：把二進(jìn)制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號(hào)的過(guò)程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個(gè)輸入，m個(gè)輸出應(yīng)滿足2n≥m。譯碼器有二進(jìn)制譯碼器、二—十進(jìn)制譯碼器、數(shù)字顯示譯碼器等類(lèi)型 。

2)二進(jìn)制譯碼器

把二進(jìn)制代碼的各種狀態(tài)，按照其原意轉(zhuǎn)換成對(duì)應(yīng)的信號(hào)的輸出。這種電路叫二進(jìn)制譯碼器。在二進(jìn)制譯碼器中，若輸入代碼有n位，則輸出信號(hào)就是2n個(gè)。因此它可以譯出輸入變量的全部狀態(tài)。(有時(shí)又稱(chēng)為變量譯碼器，或最小項(xiàng)產(chǎn)生器 。

1.數(shù)據(jù)分配器的邏輯功能

數(shù)據(jù)分配器(Demulplexer)又稱(chēng)為多路分配器，它只有一個(gè)數(shù)據(jù)輸入端，但有2n個(gè)數(shù)據(jù)輸出端。根據(jù)n個(gè)選擇輸入的不同組合，把數(shù)據(jù)送到2n個(gè)數(shù)據(jù)輸出端中的某一個(gè)。從其作用看，與多位開(kāi)關(guān)很相似，從邏輯功能看，與數(shù)據(jù)選擇器恰好相反 。

2.用譯碼器作數(shù)據(jù)分配器

凡是帶使能控制端的譯碼器都能作數(shù)據(jù)分配器使用 。

3.多路信號(hào)分時(shí)傳送

數(shù)據(jù)選擇器和數(shù)據(jù)分配器結(jié)合，可以實(shí)現(xiàn)多路信號(hào)的分時(shí)傳送。原理：選擇輸入C2C1C0=001時(shí)，數(shù)據(jù)選擇器是把XIN1的狀態(tài)送到輸出端。對(duì)數(shù)據(jù)分配器而言，則是把送來(lái)的XIN1分配到XOUT1端。各路信號(hào)不是同時(shí)傳送，但傳輸線減少了 。

1.1位數(shù)值比較器

兩個(gè)1位二進(jìn)制數(shù)比較時(shí)，有4種可能，3種結(jié)果

2.多位數(shù)值比較器

設(shè)：A=A3A2A1A0，B=B3B2B1B0

用li =1，表示Ai>Bi;

mi =1，表示Ai

gi =1，表示Ai=Bi。

比較時(shí)，應(yīng)從高開(kāi)始，若高位比出結(jié)果，則低位不用再比。當(dāng)高位相等時(shí)，再去比較低位 。