單MIPS內核真的可避免多媒體和網絡應用多內核設計

MIPS Technologies日前推出了一款具有“虛擬CPU”結構的下一代內核，該公司相信此內核能夠避免面向多媒體和網絡應用的多內核設計。

這款90納米、500MHz、32位的MIPS34K實際上是早期MIPS24中帶DSP擴展的擴展集，被MIPS稱為對稱多線程。該內核整合了幾個硬件虛擬處理元件和一個可選的質量服務邏輯模塊，用于實時的確定性操作。MIPS34K內核采用兩個虛擬處理元件(VPE0和VPE1)，包含總共5個線程-context(TC)模塊。

據MIPS34K產品營銷經理Vivek Sardana表示，在需要混合DSP和RISC操作及使用超過一個操作系統的嵌入消費應用中，這種集成應比MIPS24K的性能提高多達兩倍。

MIPS34K工程總監Darren Jones表示：內部測試顯示，并行運行幾種EEMPC基準的新內核比連續運行基準的早期625MHz內核速度快60%。這一速度提升僅采用了兩個線程，并且對緩存沒有什么影響。硅片成本只有該72平方毫米裸片的14%。

伯克萊設計技術公司(BDTI，Berkeley Design Technology Inc.)DSP分析師Kenton Williston表示，MIPS設計使困擾幾乎每項微處理器設計的一大瓶頸的影響最小化：與存儲器延遲引起線程丟失、流水線停頓和其它因素有關的流水線內在的無效率性。RTOS供應商ExpressLogic市場副總裁John Carbone表示：“在現實世界里，許多時間浪費在循環執行時沒有可用數據，因為緩存線路正在載入或者CPU正在修復緩存丟失。”

為了重新捕獲丟失的循環，并利用最小數量的額外硅片，MIPS多線程結構在硬件中保留了多重context，因此當有丟失的循環時，該處理器能夠切換到另一個context，發揮處理器流水線內空白位置的作用。

但Kenton Williston指出，MIPS34K并非適合所有多媒體網絡密集應用。Express Logic的Carbone也對該方法的可擴展性提出質疑：TC和VPE的數量增加無需顯著增大內核的裸片面積?這種方法能令集成多個VPE/TC- enabled 34K內核設計受益嗎?