基于雙向可控硅隔離型延時可控電路的實現方法

3 相關參數分析

3. 1 電容降壓

將交流電轉換為低壓直流的常規方法是采用變壓器降壓后再整流濾波。文中，為簡化電路設計，提高效率，減小體積，降低成本，該電路采用電容降壓方式。圖1 中電容C4 的作用為降壓，電容的選取由所需要通過電容的電流IC 的大小決定：

經測量，該電路電流在70 mA 左右，電容所產生的容抗約為3 180 Ω ,因此電容C4 取1 μF.當220 V 的交流電壓加在電容器的兩端，雖然流過電容的電流有70 mA ,但在電容器上并不產生功耗，因為如果電容是一個理想電容，則流過電容的電流為虛部電流，它所作的功為無功功率。同時為保證C4 可靠工作， 其耐壓選擇應大于2 倍的電源電壓。

R3 為關斷電源后電容C4 的電荷泄放電阻， 其選擇必須保證在要求的時間內泄放掉C4 上的電荷。

用電容降壓時，必須考慮一個重要問題，就是在合上電源的瞬間，有可能是220 V 交流電的正或負半周的峰峰值，此時瞬間電流會很大，雖然該電流持續時間極短，但足以燒毀穩壓管。解決這一問題有2 種方法，一是在電路中串聯電阻，缺點是消耗功率，二是用適當電壓的P6 KE 瞬態抑制二極管，缺點是價格稍貴。

3. 2 延時時間

本文所介紹的電路，采用555 定時器作為延時計時器，延時時間由電位器R1 和電容C1 決定， 延長的時間TW 為：

4 仿真及實驗

4. 1 仿真波形

Multisim 提供了龐大的元件數據庫，并提供原理圖輸入接口、全部的數模Spice 仿真功能、V HDL/ Verilog 設計接口與仿真功能、FPGA/CPLD 綜合、RF 設計能力和后處理功能，特別適用于復雜電路仿真。本電路采用Multisim 建立仿真電路，其電路仿真波形如圖2 所示。

圖2a 縱坐標為10 V/ 格，橫坐標為100μs/ 格，由上至下兩條波形分別是：555 定時器U3 第2 管腳觸發波形;555 定時器U3 第3 管腳輸出波形。這里將觸發器U8 內部第一個觸發器的暫態時間設定為50μs.圖2b 縱坐標為10 V/ 格，橫坐標為100 ms/格，由上至下2 條波形分別是：555 定時器U3 延時時間結束輸出波形;單穩態觸發器U8 第11 管腳觸發波形。這里將U8 內部第2 個觸發器的暫態時間設定為100 ms ,以確保光耦合驅動器U4 、可控硅D1 完全關斷。

圖2 電路觸發仿真波形

4. 2 實驗波形

用Tek TDS2014 可存儲示波器測得的輸出波形如圖3 所示，圖3a 第1 條波形為開關K1 置于觸點2 時單穩態觸發器U8 第4 管腳觸發波形，其余波形與仿真波形為一一對應關系(圖3a 橫坐標為100μs/ 格，縱坐標為10 V/ 格;圖3b 橫坐標為100ms/ 格，縱坐標為10 V/ 格) .由圖3 實驗輸出結果看出，電路觸發和延時與理論分析和仿真結果一致，該電路工作性能良好穩定。

圖3 電路觸發實驗波形

5 結束語

介紹了一種應用雙向可控硅，單穩態觸發器和555 定時器的延時電路，通過數學分析和實驗結果得到以下結論：

a. 能耗低。電路工作時，能耗在2 W 左右。

b. 隔離。延時結束后，電路、用電器與電源完全隔離。

c. 延長時間調節范圍寬。通過調節電位器，延長時間從0 到數小時。

d. 可靠性高。由于使用了雙向可控硅，電路可達到無觸點、壽命高、電磁干擾小的效果。