TLV32AC56/57音頻信號處理器介紹

1 引言

TLV320C56/57是美國TI公司生產的音頻處理集成電路(VBAP)，它內含發送和接收編譯碼電路以及發送、接收濾波器，可用于遠距離語音通訊、數字信號處理、數字音頻處理、數字信號測量等系統和領域。TLV320AC56/57的主要參數如下：

TLV320AC56/57有DIP和PT兩種封裝形式，圖1所示為其引腳排列圖。

TLV320AC56/57集成電路有壓展和線性兩種工作模式。在壓展工作模式下，數據的發送和接收均為8位;在線性工作模式下，數據的發送和接收為16位，另3位用于衰減控制，也可填充三個0.

發送部分可直接與駐極體話筒接口，以將話筒信號送給緩沖放大器變固定電平信號，然后再經去噪后送給帶通濾波器。在壓展工作模式下，濾波器輸出信號應送給壓展A/D轉換器。

接收部分有壓展和線性兩個D/A轉換器，分別用于轉換從DIN輸入的串行數據。所得的模擬信號送到隔離電容濾波器以濾除帶外信號。濾波器同時提供(SinX)/X校正以使信號平滑。其輸出信號將直接供給耳機放大器，該放大器的增益是可調的，并能提供低功耗的差分輸出。

TLV320AC56/57內有一帶隙高精度電源電路，參考電壓VMID等于Vcc/2,對放大電路和話筒偏置提供相當于1/2電平的虛地，另一參考電壓可為MICBIAS提供話筒的電流偏置。圖2是它的功能方框圖。

2 引腳功能

下面是TLV320AC56/57的引腳功能說明。其中各引腳后的括號內分別是DIP-20和PT-48腳封裝的引腳號，×表示該封裝無此引腳。

AGND(×/34腳)：所有內部模擬電路地;

AVcc(×/4腳)：所有內部模擬線中的3V供電電源;

CLK(11/19腳)：時鐘輸入，在固定比特率的情況下，它可作為主時鐘、發送和接收數據的時鐘，在可變比特率條件下，CLK僅作主頻時鐘用;

DCLK(7/14腳)：固定或變比特率選擇端。DCLK與VCC相連時，選擇固定比特率模式;DCLK不與VCC相連時，選擇可變比特率模式，這時，DCLK是接收數據時鐘;

DGND(×/27腳)：所有數據線路的接地端;

DIN(8/15腳)：接收數據輸入端，在固定比特率模式下，接收數據時鐘頻率的波形負波時，接收數據輸入;

DOUT(13/21腳)：發送數據輸出端，當發送數據時鐘的正半波時發送數據;

DVCC(×/9腳)：所有內部數據線路的3V電源;

EARA(2/44腳)：耳機輸出端，與EARB組成差分驅動輸出;

EARB(3/45腳)：耳機輸出端，與EARA組成差分驅動輸出(模擬信號輸出);

EARGS(4/46腳)：耳機輸出增益設置輸入端，一個外部電阻電壓分配網絡聯EARA和EARB兩端，其電壓分配比率決定著功率放大器的增益。當EARGS與EARB相連時，增益最大;EARGS與EARA連接時，增益最小。外接RC網絡可校正耳機的頻率響應;

EARMUTE(10/17腳)：耳機輸出靜音控制信號輸入端，當EARMUTE為低電平時，輸出放大器靜止，無音頻信號輸出;