如何設計基于CPLD的溫度計（原理和代碼）？

1. 概述

本設計基于CPLD設計一款數字溫度計，溫度傳感器使用DS18B20，CPLD采用EPM240T100C5。DS18B20 具有體積小，硬件開銷低(只需要一根信號線)，抗干擾能力強等優點。EPM240T00C5具有延時低、功耗小、穩定性高等優點。

2. 硬件簡介

硬件平臺采用BigTree的CPLD開發板，有如下硬件資源：

CPLD EPM240T100C5;

USB 轉串口(省去 USB 轉串口線);

LED;

有源蜂鳴器;

DS18B20 溫度傳感器;

四位共陽極數碼管;

按鍵;

GPIO 拓展接口(18 個通用 IO)。

有需要的朋友可以在 shop397545458.taobao.com購買。

3. 系統框圖

溫度采集模塊：負責初始化、讀寫DS18B20溫度傳感器;

十六進制轉十進制模塊：將DS18B20的溫度輸出數據轉換成十進制數據;

數碼管顯示模塊：將轉換好的十進制數據動態顯示在數碼管上。

4. DS18B20 工作原理

DS18B20 引腳功能

GND： 地信號

DQ： 數據信號線

VDD： 電源

存儲資源

ROM： 只讀存儲器，用于存放 DS18B20 編碼，一共 64 位，第一個 8 位是 1-wire 家族號(28h)，第二個 48 位是唯一的序列號。最后一個 8 位是前 56 位的 CRC 校驗碼。

RAM： 數據暫存器，共 9 個字節，第 1、 2 字節是溫度轉后的數據值。

EEPROM： 用于存放長期需要保持的數據，如上下限溫度報警值等。

設備操作

1.初始化

-> 數據線拉高 1;

-> 短延時;

-> 數據線拉底 0;

-> 延時 750ms;

-> 數據線拉高 1;

-> 延時等待(如果初始化成功則在 15～60 毫秒內產生一個由 DS18B20 返回的低電平);

->若讀到數據線上的低電平，再做延時(第五步算起，最少 480ms);

-> 數據線拉高，結束。

2.發送 ROM 指令

ROM 指令共 5 條，每一個工作周期只能發一條，分別為：讀 ROM、匹配 ROM、跳躍ROM、查找 ROM 和報警查找。一般只有單個 18B20 芯片，可使用跳過 ROM 指令[CCH]。

3.發送存儲器操作指令

在 ROM 指令后，緊接著發送存儲器操作指令，分別為：

? 溫度轉換 44H：

啟動 DS18B20 進行溫度轉換，將溫度值放入 RAM 的第 1、 2 個地址。

? 讀暫存器 BEH

從 RAM 中讀數據，讀地址從 0 開始到 9，可只讀前兩個字節。

? 寫暫存器 4EH

將數據寫入暫存器的 TH、 TL 字節。

? 復制暫存器 48H

把暫存器的 TH、 TL 字節寫到 E2RAM 中。

? 重新調 E2RAM B8H

把 E2RAM 中的 TH、 TL 字節寫到暫存器 TH、 TL 字節 。

? 讀電源供電方式 B4H

啟動 DS18B20 發送電源供電方式的信號給主控。

4.讀當前溫度數據

需要執行兩次工作周期，第一個周期為復位，跳過 ROM 指令，執行溫度轉換存儲器指令等待 500us 溫度轉換時間。緊接著執行第二個周期為復位，跳過 ROM 指令，執行讀 RAM 的存

儲器，讀數據。

5.寫操作

寫時隙分為寫“0”和寫“1”， 時序如圖，在寫數據時間間隙的前 15us 總線需要是被主控拉低，然后則將是芯片對總線數據的采樣時間，采樣時間在 15-60us，采樣時間內，如果主控將 總線拉高則表示寫 1，如果主控將總線拉低則表示寫 0。每一位的發送都應該有一個至少15us 的低電平起始位隨后的數據 0 或 1 應該在 45us 內完成。整個位的發送時間應該保持 在60-120us，否則不能保證通信的正常。

6.讀操作

讀時隙時也是必須先由主控產生至少 1us 的低電平，表示讀時間的起始。隨后在總線被釋放后的 15us 中 DS18B20 會發送內部數據位。注意必須要在讀間隙開始的 15us 內讀數據為才 可以保持通信的正確。通信時，字節的讀或寫是從高位開始的，即 A7 到 A0。控制器釋放總線，也相當于將總線置 1。

更多關于DS18B20的資料可以查看其應用手冊。

5. 進制轉換(Hex2Dec)

由于 DS18B20 輸出的是十六進制數據， 所以需要做進制轉換為 10 進制輸出。這里由于CPLD 資源問題，故只設計溫度顯示范圍為： 0～47 度，最小分辨率為 1 度。

```

wire [7:0] data_in;

assign data_in = {1‘b0，temperature_buf[10:4]};

reg [7:0] buf0;

reg [7:0] buf1;

reg [7:0] buf2;

reg [7:0] data_out;

always @(*)

case(data_in[7:4])

0：

begin

buf0[3:0] = (data_in[3:0]> =10)?(data_in[3:0]-10)：data_in[3:0];

buf0[7:4] = (data_in[3:0]> =10)?(data_in[7:4]+1)：data_in[7:4];

data_out = buf0;

end

1：

begin

buf0[3:0] = (data_in[3:0]> =10)?(data_in[3:0]-10 + 6)：(data_in[3:0]+6);

buf0[7:4] = (data_in[3:0]> =10)?(data_in[7:4]+1)：data_in[7:4];

buf1[3:0] = (buf0[3:0]> =10)?(buf0[3:0]-10)：buf0[3:0];

buf1[7:4] = (buf0[3:0]> =10)?(buf0[7:4]+1)：buf0[7:4];

data_out = buf1;

end

2：

begin

buf0[3:0] = (data_in[3:0]> =10)?(data_in[3:0]-10 + 6)：(data_in[3:0]+6);

buf0[7:4] = (data_in[3:0]> =10)?(data_in[7:4]+1)：data_in[7:4];