高速低功耗buck變換器設計

2.3 環路帶寬與穩定性的AC仿真驗證

　　仿真條件設置如下：輸入電壓VIN=3.6 V，負載大小Ro=6 Ω，負載電流Io=300 mA。實際仿真結果如圖3所示。

　　從圖3可知，系統的單位增益帶寬為1.136 MHz，對應的相位裕度為47.49°，系統環路處于穩定狀態。

3 過沖電壓分析及優化

3.1 過沖電壓理論分析

　　當負載瞬態響應發生時，由于電感電流不能突變，而負載電流則迅速突變幾十或幾百毫安，這樣就導致兩者之間的不平衡，而這差值電流也只能由輸出濾波電容C來提供，輸出電壓將會發生波動，這是DC-DC轉換器在負載瞬態響應發生時輸出電壓發生變化的根本原因。根據對瞬態信號的穩定性的分析，可知在負載突變時，瞬態響應可分為大信號和小信號兩個過程。

　　針對大信號情況，根據文獻[2]的分析，主要由濾波電感L的值和控制電路的響應時間決定。而針對小信號情況下，則主要由系統的帶寬、主頻以及拓撲結構有關。

　　根據以上分析可知，在開關頻率以及電感電容值確定的情況下，環路帶寬越高，則負載的瞬態響應越好。但是帶寬也會受到幾方面的限制： a)香農采樣定理決定了帶寬不可能大于開關頻率的二分之一; b)補償放大器的帶寬設得很高時會受到增益的限制、電容零點及溫度影響等。所以一般實際帶寬會取開關頻率的 1/4~1/5。

3.2 實際電路仿真結果

　　本方案選取兩種不同帶寬進行比對。仿真結果如圖4(a)所示，其中線①表示1 MHz的系統帶寬，線②表示2.5 MHz的系統帶寬。

　　圖4(b)為負載電流從0 mA突變到600 mA時的輸出電壓過沖，由圖可知，線②的過沖電壓大小為△V=1.8-1.793=7 mV，恢復時間t=54-50=4 μs，線①的過沖電壓△V=1.8-1.785=15 mV，恢復時間t=55-50=5 μs。

　　圖4(c)為負載電流從600 mA突變到0 mA時的輸出電壓過沖，由圖可知，線②的過沖電壓大小為△V=1.808-1.8=8 mV，恢復時間t=76.35-75=1.35 μs，線①的過沖電壓△V=1.81-1.8=10 mV，恢復時間t=80-75=5 μs。

　　綜上所述，2.5 MHz系統帶寬的過沖電壓和響應時間都比1 MHz系統帶寬小，本設計最后采用2.5 MHz的系統帶寬，從而在原來的基礎上優化了輸出電壓的overshoot和undershoot值。

4 靜態電流分析及優化

4.1 控制環路靜態電流分析

　　靜態損耗主要是指BUCK DC/DC變換器的內部控制電路模塊產生的功耗，內部控制電路所需的能量也要來自輸入電壓源，來保證系統的穩定運行。這部分功耗可以表示為：

(13)

　　VIN為輸入電壓，IQ為控制電路各模塊的靜態工作總電流。內部各模塊一般在一個穩定的直流電壓下工作，總的靜態電流基本不變，當負載較大時，這部分功耗所占比例較小，對效率影響較小。但是在輸入電壓VIN較大并且負載較輕時，這部分功耗對所占比例將對變換器效率換產生顯著影響。這也是寬輸入電壓范圍所面臨的效率挑戰。

4.2 控制環路靜態電流優化

　　控制環路主要由誤差放大器、PWM比較器、斜坡發生器、振蕩器模塊組成。由于在模塊設計的時候，普遍采用電流鏡偏置，工作電流穩定不受影響，因此要想優化控制環路的功耗，可以通過改變控制電路的工作電壓來實現。

　　本設計中采用電源切換模塊來實現功耗優化一半的目標。假設輸入為3.6 V，在初始時刻，電源切換模塊選擇3.6 V給控制環路供電，使得環路以較快的速度進入穩定狀態。當系統穩定以后，輸出電壓Vo穩定在1.8 V，此時，電源切換模塊選擇輸出電壓1.8 V給控制環路的模塊供電，實現了控制環路功耗降低一半的目標。

　　電源切換模塊的實際電路圖如圖5(a)所示。該電路主要有觸發器和CMOS傳輸門組成，其中觸發器的時鐘信號接外部啟動電路的輸出，兩個輸入端IN1和IN2分別接外部的電壓輸入VIN和系統輸出Vo，一個輸出端VOUT接外部控制模塊的電源。

　　在初始時刻，觸發器輸出端Q=0，QN=1，因此上面支路的傳輸門導通，輸出端VOUT=IN1= VIN，當系統穩定以后，啟動電路輸出一個由低到高的上升沿電平，即VIN_flag從0 V突變到VIN，此時觸發器CLK端接收到上升沿信號，輸出端Q=1，QN=0，下面支路的傳輸門導通，輸出端VOUT= IN2 = Vout。因而實現了控制電路模塊的電源切換功能。

4.3 電源切換仿真

　　圖5(b)為電源切換功能仿真結果，圖中第二條波形為啟動電路輸出給電源切換模塊的控制信號Vstart_flag，第三條波形為電源切換模塊的輸出信號VDD_IN，即控制環路模塊的電源電壓。從圖中可以看出，初始狀態時，電源切換模塊的輸出選擇第一路信號VIN，電壓為3.6 V，而根據第1.6節中各子電路的仿真結果可知，控制電路的總電流為123.06 μA，所以此時的控制電路功耗為443 μW。在15 μs左右，系統進入穩定狀態，啟動電路輸出信號Vstart_flag從0 V上升到3.6 V，電源切換模塊的輸出選擇第二路信號Vout，電壓為1.8 V，此時功耗為221.5 μW，從結果可知，控制電路功耗降低一半以上，從而實現了設計要求。

5 結論

　　本文首先建立了電壓模控制DC-DC變換器的小信號模型，并且選用PID補償網絡保證了環路的穩定性。其次，通過加大帶寬的設計方案使得系統的瞬態響應大大提高，最后提出電源切換的設計方案，實現低功耗的設計。經過電路仿真驗證，本系統實現了高速低功耗的設計要求。

　　參考文獻：

　　[1]李牧.面向高轉換效率的單電感雙輸出轉換器的功率級電路優化設計[D].東南大學,2012.

　　[2]Abdelrahman O A. Entire load efficiency and dynamic performance improvements for DC-DC converters[J]. Dissertations & Theses - Gradworks, 2007.

　　[3]楊淼.應用于SoC動態電源管理的多輸出變換器關鍵技術研究與實現[D].東南大學,2013.

　　[4]孫大鷹,徐申,孫偉鋒等.Buck型DC-DC變換器中數字預測模糊PID控制器的設計與實現[J].東南大學學報,2014,(5):897-901.DOI:10.3969/j.issn.1001-0505.2014.05.004.

　　[5]A Barrado, R Vazquez, A Lazaro. Stability analysis of linear-nonlinear control (LnLc) applied to fast transient response DC-DC converters [C]. IEEE 34th Annual Power Electronics Specialists Conference, 2003(3): 1175-1180

　　[6]Se-Won Wang, Young-Jin Woo, Sung-Ho Bae, et al. A High Stability DC-DC Boost Converter with Ripple Current Control and Capacitor-Free LDOs for AMOLED Display [C] IEEE Asian Solid State Circuits Conference, 2011. 41-44

　　[7]代辛恩.一款寬壓高效率降壓型DC/DC轉換器的研究與設計[D].電子科技大學,2016.

　　[8]成俊.峰值電流模式Buck轉換器系統建模及控制芯片設計[D].華中科技大學,2007.

　　[9]韓才霞.應用于Dc-DC變換器的高速高精度電流檢測電路的設計[D].東南大學,2014.

　　本文來源于《電子產品世界》2018年第4期第48頁，歡迎您寫論文時引用，并注明出處。