詳解嵌入式系統知識和接口技術總結

　　一、什么是嵌入式

　　IEEE(Institute of Electrical and Electronics Engineers，美國電氣和電子工程師協會)對嵌入式系統的定義：“用于控制、監視或者輔助操作機器和設備的裝置”。原文為：Devices Used to Control，Monitor or Assist the Operation of Equipment，Machinery or Plants)。

　　嵌入式系統是一種專用的計算機系統，作為裝置或設備的一部分。通常，嵌入式系統是一個控制程序存儲在ROM中的嵌入式處理器控制板。事實上，所有帶有數字接口的設備，如手表、微波爐、錄像機、汽車等，都使用嵌入式系統，有些嵌入式系統還包含操作系統，但大多數嵌入式系統都是由單個程序實現整個控制邏輯。

　　從應用對象上加以定義，嵌入式系統是軟件和硬件的綜合體，還可以涵蓋機械等附屬裝置。國內普遍認同的嵌入式系統定義為：以應用為中心，以計算機技術為基礎，軟硬件可裁剪，適應應用系統對功能、可靠性、成本、體積、功耗等嚴格要求的專用計算機系統。

　　一個嵌入式系統裝置一般都由嵌入式計算機系統和執行裝置組成,嵌入式計算機系統是整個嵌入式系統的核心，由硬件層、中間層、系統軟件層和應用軟件層組成。執行裝置也稱為被控對象，它可以接受嵌入式計算機系統發出的控制命令，執行所規定的操作或任務。

　　執行裝置可以很簡單，如手機上的一個微小型的電機，當手機處于震動接收狀態時打開;也可以很復雜，如SONY 智能機器狗，上面集成了多個微小型控制電機和多種傳感器，從而可以執行各種復雜的動作和感受各種狀態信息。

　　二、嵌入式系統的組成

　　一、 硬件層

　　硬件層中包含嵌入式微處理器、存儲器(SDRAM、ROM、Flash等)、通用設備接口和I/O接口(A/D、D/A、I/O等)。在一嵌入式處理器基礎上添加電源電路、時鐘電路和存儲器電路，就構成了一個嵌入式核心控制模塊。其中操作系統和應用程序都可以固化在ROM中.

　　二、 中間層

　　硬件層與軟件層之間為中間層，也稱為硬件抽象層(Hardware Abstract Layer,HAL)或者板級支持包(Board Support Package,BSP)，它半系統上層軟件與底層硬件分離開來，使系統的底層驅動程序與硬件無關，上層軟件開發人員無需關心底層硬件的具體情況，根據BSP層提供的接口即可進行開發。該層一般包含相關底層硬件的初始化、數據的輸入/輸出操作和硬件設備的配置功能。

　　實際上,BSP是一個介于操作系統和底層硬件之間的軟件層次，包括了系統中大部分與硬件聯系緊密的軟件模塊。設計一個完整的BSP需要完成兩部分工作：嵌入工系統的硬件初始化的BSP功能，設計硬件相關的設備驅動。

　　三、 系統軟件層

　　系統軟件層由實時多任務操作系統(Real-time Operation System,RTOS)、文件系統、圖形用戶接口(Graphic User Interface,GUI)、網絡系統及通用組件模塊組成。RTOS是嵌入式應用軟件的基礎和開發平臺。

　　三、實時系統

　　定義：能在指定或確定的時間內完成系統功能和對外部或內部、同步或異步時間做出響應的系統。

　　區別：通用系統一般追求的是系統的平均響應時間和用戶的使用方便;而實時系統主要考慮的是在最壞情況下的系統行為。

　　特點：時間約束性、可預測性、可靠性、與外部環境的交互性。

　　硬實時(強實時)：指應用的時間需求應能夠得到完全滿足，否則就造成重大安全事故，甚至造成重大的生命財產損失和生態破壞，如：航天、軍事。

　　軟實時(弱實時)：指某些應用雖然提出了時間的要求，但實時任務偶爾違反這種需求對系統運行及環境不會造成嚴重影響，如：監控系統、實時信息采集系統。

　　任務的約束包括：時間約束、資源約束、執行順序約束和性能約束。

　　四、實時系統的調度

　　調度：給定一組實時任務和系統資源，確定每個任務何時何地執行的整個過程。

　　搶占式調度：通常是優先級驅動的調度，如uCOS。優點是實時性好、反應快，調度算法相對簡單，可以保證高優先級任務的時間約束;缺點是上下文切換多。

　　非搶占式調度：通常是按時間片分配的調度，不允許任務在執行期間被中斷，任務一旦占用處理器就必須執行完畢或自愿放棄，如WinCE。優點是上下文切換少;缺點是處理器有效資源利用率低，可調度性不好。

　　靜態表驅動策略：系統在運行前根據各任務的時間約束及關聯關系，采用某種搜索策略生成一張運行時刻表，指明各任務的起始運行時刻及運行時間。

　　優先級驅動策略：按照任務優先級的高低確定任務的執行順序。

　　實時任務分類：周期任務、偶發任務、非周期任務。

　　實時系統的通用結構模型：數據采集任務實現傳感器數據的采集，數據處理任務處理采集的數據、并將加工后的數據送到執行機構管理任務控制機構執行。

　　五、嵌入式微處理器體系結構

　　馮諾依曼結構：程序和數據共用一個存儲空間，程序指令存儲地址和數據存儲地址指向同一個存儲器的不同物理位置，采用單一的地址及數據總線，程序和數據的寬度相同。例如：8086、ARM7、MIPS…

　　哈佛結構：程序和數據是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問，是一種將程序存儲和數據存儲分開的存儲器結構。例如：AVR、ARM9、ARM10…

　　CISC與RISC的特點比較。

　　計算機執行程序所需要的時間P可以用下面公式計算：P=I×CPI×T

　　I：高級語言程序編譯后在機器上運行的指令數。

　　CPI：為執行每條指令所需要的平均周期數。

　　T：每個機器周期的時間。

　　流水線的思想：在CPU中把一條指令的串行執行過程變為若干指令的子過程在CPU中重疊執行。

　　流水線的指標：

　　吞吐率：單位時間里流水線處理機流出的結果數。如果流水線的子過程所用時間不一樣長，則吞吐率應為最長子過程的倒數。

　　建立時間：流水線開始工作到達最大吞吐率的時間。若m個子過程所用時間一樣，均為t，則建立時間T=mt。

　　信息存儲的字節順序

　　A、存儲器單位：字節(8位)

　　B、字長決定了微處理器的尋址能力，即虛擬地址空間的大小。

　　C、32位微處理器的虛擬地址空間位232，即4GB。

　　D、小端字節順序：低字節在內存低地址處，高字節在內存高地址處。

　　E、大端字節順序：高字節在內存低地址處，低字節在內存高地址處。

　　F、網絡設備的存儲順序問題取決于OSI模型底層中的數據鏈路層。

　　六、邏輯電路基礎

　　根據電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。

　　組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路的狀態無關。常用的邏輯電路有譯碼器和多路選擇器等。

　　時序邏輯電路：電路任一時刻的輸出不僅與該時刻的輸入有關，而且還與該時刻電路的狀態有關。因此，時序電路中必須包含記憶元件。觸發器是構成時序邏輯電路的基礎。常用的時序邏輯電路有寄存器和計數器等。

　　真值表、布爾代數、摩根定律、門電路的概念。

　　NOR(或非)和NAND(與非)的門電路稱為全能門電路，可以實現任何一種邏輯函數。

　　譯碼器：多輸入多輸出的組合邏輯網絡。

　　每輸入一個n位的二進制代碼，在m個輸出端中最多有一個有效。

　　當m=2n是，為全譯碼;當m《2n時，為部分譯碼。

　　由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅動LED時，較多采用低電平驅動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學特性來顯示字符。

　　時鐘信號是時序邏輯的基礎，它用于決定邏輯單元中的狀態合適更新。同步是時鐘控制系統中的主要制約條件。

　　在選用觸發器的時候，觸發方式是必須考慮的因素。觸發方式有兩種：電平觸發方式：具有結構簡單的有點，常用來組成暫存器。邊沿觸發方式：具有很強的抗數據端干擾能力，常用來組成寄存器、計數器等。

　　七、總線電路及信號驅動

　　總線是各種信號線的集合，是嵌入式系統中各部件之間傳送數據、地址和控制信息的公共通路。在同一時刻，每條通路線路上能夠傳輸一位二進制信號。按照總線所傳送的信息類型，可以分為：數據總線(DB)、地址總線(AB)和控制總線(CB)。

　　總線的主要參數：

　　總線帶寬：一定時間內總線上可以傳送的數據量，一般用MByte/s表示。

　　總線寬度：總線能同時傳送的數據位數(bit)，即人們常說的32位、64位等總線寬度的概念，也叫總線位寬。總線的位寬越寬，總線每秒數據傳輸率越大，也就是總線帶寬越寬。

　　總線頻率：工作時鐘頻率以MHz為單位，工作頻率越高，則總線工作速度越快，也即總線帶寬越寬。

　　總線帶寬 = 總線位寬×總線頻率/8， 單位是MBps。

　　常用總線：ISA總線、PCI總線、IIC總線、SPI總線、PC104總線和CAN總線等。

　　只有具有三態輸出的設備才能夠連接到數據總線上，常用的三態門為輸出緩沖器。

　　當總線上所接的負載超過總線的負載能力時，必須在總線和負載之間加接緩沖器或驅動器，最常用的是三態緩沖器，其作用是驅動和隔離。

　　采用總線復用技術可以實現數據總線和地址總線的共用。但會帶來兩個問題：

　　A、需要增加外部電路對總線信號進行復用解耦，例如：地址鎖存器。

　　B、總線速度相對非復用總線系統低。

　　兩類總線通信協議：同步方式、異步方式。

　　對總線仲裁問題的解決是以優先級(優先權)的概念為基礎。