如何驗(yàn)證和分析復(fù)雜的串行總線鏈路模型

用于DDR的鏈路分析技術(shù)

鏈路分析傳統(tǒng)上是針對高速串行應(yīng)用；不過，在串行鏈路中使用的技術(shù)在其他領(lǐng)域（包括DDR內(nèi)存）也能獲得成功。通常，DDR信號是使用高阻抗探頭來存取的，這會導(dǎo)致采集波形上的反射。鏈路分析軟件可用于仿真對不同測試點(diǎn)的探測和消除由測量電路及不良信號存取點(diǎn)造成的反射。

圖8顯示了一種典型情景。采集波形存在由傳輸線和接收器輸入之間的阻抗失配而造成的嚴(yán)重反射。如果不對采集波形進(jìn)行任何后處理，則不可能對信號進(jìn)行分析。

圖8：由于傳輸線與接收器之間的阻抗失配，不可能對該DDR信號進(jìn)行分析。

如前所述，為了去嵌反射，發(fā)射器、通道和接收器模型必須是已知的。但現(xiàn)實(shí)中常常難以獲得針對所有鏈路元件的模型，在上面的情形中，可使用近似法來補(bǔ)償采集信號上的反射。傳輸線時延和接收器負(fù)載阻抗可通過執(zhí)行簡單的定時和電壓測量來估計。通過使用游標(biāo)，可按下式計算反射/入射電壓比：

在圖7所示的波形中，V2 = 1.2V，V1 = 0.75V。因此，我們能夠估計RX輸入阻抗大概在200Ω。下一步是估計從實(shí)際探測位置到期望測量點(diǎn)的傳輸線時延。通過使用游標(biāo)，得到往返反射時間660ps（如圖9所示）。為了確定探測點(diǎn)與期望測試點(diǎn)之間的時間，我們將此數(shù)值除以2。

圖9：帶游標(biāo)的DDR信號可用于測量往返反射時延，以近似實(shí)際探測位置與RX輸入之間的傳輸線時延。

使用鏈路分析工具，我們能夠估計測試點(diǎn)大概是在接收器的輸入位置。這是通過指定傳輸線時延、接收器的封裝模型以及接收器的輸入阻抗來進(jìn)行的。在此情形中，接收器的封裝模型由一個4端口S參數(shù)模型定義。如果發(fā)射器、接收器和傳輸線的精確模型已知，則最終結(jié)果（如圖10所示）會更準(zhǔn)確。不過，基于使用上面的技術(shù)，結(jié)果精確性已足以對信號進(jìn)行分析，包括測量和協(xié)議解碼。

圖10：在使用串行數(shù)據(jù)鏈路分析工具消除了反射之后和在RX輸入位置進(jìn)行探測仿真之后，現(xiàn)在能夠?qū)DR信號進(jìn)行分析了。

圖11顯示了上述每個S參數(shù)向量的時域脈沖響應(yīng)表示。這也是一個很有用的視圖，因?yàn)樗苋菀椎仫@示傳輸項(xiàng)的時延。它還會顯示數(shù)據(jù)是否是在該時間間隔內(nèi)建立的，因?yàn)榉侨绱瞬荒鼙ＷCS參數(shù)集的有效性。這些曲線是通過計算頻域S參數(shù)數(shù)據(jù)IFFT（快速傅里葉逆變換）而得到的。這常常需要把頻域數(shù)據(jù)外推至DC，有時需要外推至更高的理想Nyquist頻率。

圖11：數(shù)據(jù)鏈路的4端口S參數(shù)集的時域圖也是一個很有用的視圖，因?yàn)樗苋菀椎仫@示傳輸線的時延。

本文小結(jié)

隨著信號傳輸速度增加和幾何形狀縮小，強(qiáng)大的串行數(shù)據(jù)鏈路分析變得日益重要。通過使用S參數(shù)、傳輸線或RLC模型來創(chuàng)建在每個測試點(diǎn)的波形傳遞函數(shù)，此類應(yīng)用程序能夠更新示波器顯示屏上的實(shí)況仿真測試點(diǎn)波形。可以在感興趣的測試點(diǎn)上執(zhí)行各種功能，包括協(xié)議解碼、抖動和眼圖分析或者數(shù)學(xué)函數(shù)。這是使用實(shí)時示波器上的鏈路分析軟件直接實(shí)現(xiàn)的。如本文所述，鏈路分析能夠?qū)崿F(xiàn)各種目標(biāo)，包括去嵌測量電路，以便在TX引腳位置測量DUT，應(yīng)用硅芯片專屬均衡來使眼圖張開，以及消除由于非理想實(shí)際探測位置而產(chǎn)生的反射。