基于芯片測試的環路濾波器設計

由此，我們確定了環路濾波器中各個電容、電阻的取值，并設計了可用于ADF 4153芯片測試的電路原理圖，如圖4所示。VCO的輸出不僅需要連接外部頻譜儀進行測試，還需要通過電容反饋到ADF 4153的REFINA端，同時REFINA端還需要預留SMA頭用于射頻輸入頻率范圍及靈敏度測試。一個簡單的電阻網絡用于完成VCO輸出信號功率的再分配。

圖4環路濾波器及射頻電路設計

3環路濾波器的測試驗證

在仿真的基礎上，我們設計并加工了ADF4153的測試板，并按照計算的電容、電阻值組成了環路濾波網絡。采用Agilent8257D射頻信號源提供250MHz作為fREFIN，通過SPI端口設定fPFD=25MHz，N=69，4/5分頻模模式，ICP=5mA，FRAC=101，MOD=125.使用頻譜儀測量輸出信號，能夠正常鎖定在1.7452GHz，如圖5所示。圖6為該頻點的相位噪聲測試圖，實測相位噪聲為-106.34dBc/Hz.環路帶寬約為85kHz，與理論值77.3kHz存在一定的差距。這是由于在仿真時并沒有考慮測試板走線及測試插座等存在的寄生電容所導致的偏差，但仍在合理范圍以內。

圖5輸出信號頻譜

圖6相位噪聲測試圖

針對芯片進行不同工作模式下的相位噪聲及雜散進行測試，測試結果如表2、3所示。

數據手冊規定最低的相位噪聲模式下5kHz頻偏的相位噪聲PN≤-95dBc/Hz，實測該點為-106.04dBc/Hz，測試結果滿足要求。

數據手冊規定中間雜散模式下1MHz頻偏的雜散SN≤-65dBc/Hz，實測該點為-84.99dBc/Hz，測試結果滿足要求。

綜上所述，該濾波器的設計能達到預期的設計目標，滿足不同模式下的雜散及相噪測試的要求，可用于ADF 4153芯片的性能測試。

4結束語

本文主要基于芯片測試目的，針對外圍電路中的環路濾波器設計來進行討論，文中給出了一種簡單、易行的工程化計算方法和流程，并對其進行了驗證測試，測試結果滿足芯片測試的需要。這種方法已經應用于多款小數分頻頻率合成器的測試電路的設計中。