基于MAX1452的應變測試系統前端拈的設計
加入技術交流群
MAX1452內部的4個16位DAC模塊的基準都來自于它的電源引腳VDD，因此其供電電壓的精度對性能的影響很大，這里采用了一個高性能電壓基準芯片MAX15006B將+12 V供電電壓轉換為高精度的+5 V電壓，為MAX1452及其它芯片提供一個穩定電源與基準電壓。值得注意的是，此處系統電路硬件和軟件設計僅僅在工作模式上使用了處于非比例工作電路的MAX1452的數字模式，在溫度修正方面使用了一階線性溫度修正功能，而并沒有考慮MAX1452的其他工作模式。
MAX1452通過一個雙向的引腳DI／O與微控制器交換數據，它們之間進行通信的協議是異步串行通訊。當主機發送初始化序列時，MAX1452將自動檢測主機的波特率。無論MAX1452內部震蕩器如何設置，使用4 800 bps與38 400 bps之間的波特率都可以檢測得到。數據格式為始終為1個起始位、8個數據位、1個停止位，沒有奇偶校驗位。引腳UNLOCK一個功能是控制MAX1452與微機通信的狀態：當其為低電平時，禁止MAX 1452與微控制器進行通訊。引腳UNLOCK的另一個功能是配合加密鎖控制寄存器(即CL[7：0])對MAX1452的工作模式進行設置，此處沒有使用該模式，僅將其連接到微控制器的一個通用I／O口上即可。CLK1M引腳通過配置寄存器向外部提供一個標準的1 MHz的時鐘信號以供外部控制器使用，可以減少外部震蕩電路的設計；當不需要使用該信號時，也可以通過配置寄存器關閉該時鐘信號的輸出，以降低EMC干擾。
3 系統軟件設計
系統軟件設計主要包括MAX1452集成芯片固件驅動程序設計和整個采集模塊系統控制程序的設計2大部分。這里我們使用的是大規模可編程邏輯FPGA芯片實現的。開發使用的語言采用了Verilog HDL硬件描述語言，開發環境是QualtusII軟件的10．1版本。由于FPGA控制器和MAX 1452進行通信的軟件設計是本次軟件開發的難點和重點，本文以下對其詳細介紹。
FPGA控制器與MAX1452的通訊采用了異步串行通信協議，需要使用一個雙向數據線實現數據的輸入輸出。FPGA可以使用一個通用的雙向I／O引腳來模擬異步串行異步通信，也可以利用大部分微控制器上集成的異步串行通訊接口來(如當前通用的C51系列單片機或ARM芯片等)實現。本次應變測試系統的設計利用了微控制器內部集成的異步通訊外設(波特率需要設置在4 800 bps與38 400 bps之間，數據格式要設置為1個起始位、8個數據位、1個停止位，無奇偶校驗位)來實現對MAX1452的寄存器進行讀寫控制。
當MAX1452工作在數字模式下(本次設計即采用了這種模式)，FPGA要通過串行接口命令來加載寄存器數值(包括了DAC數據寄存器和配置寄存器等)，對內部的EEPROM進行擦除或數據加載，或者讀取MAX1452內嵌的溫度傳感器的數值。實現的步驟依次是在穩定電源給器件供電1 mS后，首先發送一個初始化序列字節(0x01h)，如果必要的話還需要發送一個重新初始化系列字節(0xFFh)；其次按照IRS(接口寄存器集)確定的格式(見參考文獻)對所有寄存器、EEPROM單元和溫度索引值進行讀寫訪問。微控制器訪問MAX1452的數據格式圖3所示。
微控制器通過MAX1452對傳感器芯片進行調理的過程其實就是不斷地對MAX1452內部各種不同用途寄存器進行讀寫訪問的過程。通過上面的說明我們可以看到讀寫寄存器不僅需要通訊格式命令，還需要按照IRS格式不斷進行拆分字節和組合字節，這里我們給出微控制器訪問配置寄存器的程序流程圖，如圖4所示，以便讀者更加清楚了解。
4 結論
文中通過上述系統的軟硬件設計，實現了網絡化應變測試系統中前端電路采集模塊的設計，滿足了網絡化應變測試系統中對前端采集模塊設計中所要求的特點。采用這種集成的傳感器信號調理芯片的設計方案在進行飛行試驗的實際應用中具有采集精度高，體積和供號小，可以按照要求分布式安裝在飛機各個空間狹小的部位，達到了預期的設計目的。
評論