基于FPGA實現感性元件電阻測試
加入技術交流群
引言：
本文引用地址：http://www.104case.com/article/201701/337463.htm近期給汽車電子某廠商做了一套點火線圈測試系統，有一部分是關于感性線圈電阻測試，具體要求如下：初級電阻 620 mΩ +-50mΩ、次級電阻 9.5 kΩ +-0.9 kΩ、導線電阻 150 mΩ +-50 mΩ。
一、挑戰：
初級線圈電阻較小（mΩ級），測量過程中還要考慮導線電阻影響；而次級電阻大（k Ω級），用DMM數字萬用表進行測試是不錯的方案，但是由于測試設備是放在生產線上，對體積、功耗和可靠性要求很高，NI CompactRIO平臺是非常好的選擇，但是NI CompactRIO電阻測試模塊量程大，不適合小電阻測試。并且由于被測件是感性線圈，通過恒電流激勵4線制測電阻方式，由于恒電流激勵穩定性問題，會 使得感性線圈產生感應電動勢，對小電阻測試帶來考驗。
二、方案：
選用NI 9265電流輸出模塊作為電阻測試激勵，通過4線制來測量電壓方式來進行電阻測試。為了減小電流激勵不穩定性導致感應電動勢產生，帶來測量誤差的影響，通過在FPGA用高頻（10k）采樣，然后降采樣到低頻（50-100Hz）模式，濾除感應線圈電動勢的影響。
三、具體實施：
1、 構造浮點濾波器：在DFD設計工具包選擇Multistage Decimation Filter
圖1、DFD構造多級降采樣浮點濾波器
2、 多級降采樣定點濾波器設計
圖2、浮點濾波器量化構造定點濾波器
3、 多級降采樣定點濾波器FPGA實現
關鍵詞：
FPGA感性元件電阻測
評論