再談示波器帶寬
加入技術交流群
圖1，數字示波器的原理框圖
捕獲部分主要是由三顆芯片和一個電路組成，即放大器芯片，A/D芯片，內存芯片和觸發器電路，原理框圖如下圖2所示。被測信號首先經過探頭和放大器及歸一化后轉換成ADC可以接收的電壓范圍，采樣和保持電路按固定采樣率將信號分割成一個個獨立的采樣電平，ADC將這些電平轉化成數字的采樣點，這些數字采樣點保存在采集內存里送顯示和測量分析處理。
圖2，示波器捕獲電路原理框圖
至此，我們知道帶寬f2即輸出電壓降低到輸入電壓70.7%時的頻率點。 根據放大器的等效模型，我們可進一步推導示波器的上升時間和帶寬的關系式，即我們常提到的0.35的關系：上升時間=0.35/帶寬，推導過程如下圖6所示。 需要說明的是，0.35是基于高斯響應的理論值，實際測量系統中這個數值往往介于0.35-0.45之間。在示波器的datasheet上都會標明“上升時間”指標。 示波器測量出來的上升時間與真實的上升時間之間存在下面的關系式。在對快沿信號測試中，需要通過該關系式來修正實際被測信號的上升時間。
Measured risetime(tr)2 = (tr signal)2+(tr scope)2+(tr probe)2
圖6，示波器上升時間和帶寬的關系
示波器前端放大器幅頻特性的波特圖是新示波器發布的“出生證”。
評論