示波器中的均衡測量分析技術

1 均衡需求背景

因為電路板材料在高頻時呈現高損耗，目前的高速串行總線速度不斷演進，使得流行的電路板材料達到極限，信號速度高到一定程度后，信號到達接收機端之后，已經有較大的損耗，因此可能導致接收端無法正確還原和解碼信號，從而出現誤碼；如果你直接觀察這個時候接收端的眼圖，它可能是閉合的。因此工程師可以有兩種選擇，一是在設計中使用較為昂貴的電路板材料，另外是仍然沿用現有材料，但采用某種技術補償其損耗誤差。考慮到低損耗電路板材料和線路的成本太高，我們通常都會優先選擇補償技術的做法。均衡就是這樣一種技術，有了這一技術，FR4等傳統電路板材料不至于很快被淘汰。使用均衡技術意味著在接收機上要使用均衡芯片或均衡算法。目前采用均衡技術的實例包括 SATA 6G、SAS 6G、光纖通道、PCI Express第二代、USB3.0等。當然，任何額外的設計工作（包括設計均衡算法）都會影響新芯片的上市時間。工程師遇到的挑戰是在最短的時間內精確設計均衡器芯片或算法。安捷倫科技公司在其Infiniium系列示波器上，提供均衡軟件，一方面可以幫助工程師驗證其均衡設計算法，另一方面，可以提供優化的抽頭系數(tap values)供工程師參考，示波器根據采集到內存中的波形數據，作為原始數據，進行均衡處理，如果您已經知道抽頭系數(tap values), 直接輸入示波器即可，如果您不知道，Infiniium示波器可幫助您計算出優化的抽頭系數(tap values)。均衡技術不僅用在示波器中，在高速協議分析儀，如PCI-E 3.0中也得到了應用，因為如果不用均衡技術，協議分析儀實際看到的信號質量很差，因此和示波器一樣，協議分析儀也要具有和被測對象接收端類似的均衡處理功能，才能準確得判斷信號的邏輯1和邏輯0狀態。

2 均衡簡介
串行信號由發射端通過傳輸介質或通道（如：背板、電纜、電路板）向接收端發送。當信號速率增加時，信號所經過的通道或傳輸介質產生衰減，使信號在接收端出現失真，從而導致眼圖部分或完全閉合，使接收端無法正確提取或恢復時鐘/數據。為了使眼圖重新張開，必須正確提取或恢復時鐘和數據，均衡技術就是為解決這一問題而存在的。
在圖1中您可以看到，一個張開、清晰的眼圖由發射端出發，經過通道進行傳送時，通道帶來的隨機噪聲、串擾和符碼間干擾（ISI）使信號發生失真，導致眼圖閉合。隨后，使用均衡技術校正補償ISI帶來的誤差，使眼圖得以部分張開。


圖1 高速互連不同點的波形眼圖
ISI 是由于通道的頻率響應不平坦（高頻比低頻呈現更多的損耗）而產生的，它會導致信號的脈沖波形出現失真。使用均衡可以消除 ISI，因為 ISI 是由電路（線路設計）的幾何形狀以及組成電路的媒介（導體或介質）導致的――所有這些因素都可以在信號傳輸前確定。
正如您在圖2中所看到的那樣，均衡的主要目的是要糾正傳輸通道所導致的問題。當信號在接收機端出現失真時，均衡技術仍然能夠分辨出原本的信號來。換句話說，均衡能夠校正高頻分量的電壓電平，從而校正這些分量在對應眼圖中的眼角軌跡（張開眼圖）。


圖2 均衡處理前后的眼圖對比
本文將討論兩種均衡方法：前饋均衡（FFE）和判決反饋均衡（DFE）。

3 前饋均衡（FFE）

前饋均衡（FFE）是指利用波形本身來校正接收到的信號，而不是用波形的閾值(判決邏輯1或0 )進行校正。FFE 的作用基本上類似于 FIR（有限脈沖響應）濾波器，它在校正當前比特電壓時，使用的是前一個比特和當前比特的電壓電平，加上校正因子(抽頭系數)，來校正當前比特的電壓電 平。必須要記住的一點是，當使用FFE時，是對實際采集到的波形執行均衡算法。FFE 算法絕不是邏輯判決（判決這個比特是邏輯 1 還是邏輯 0），FFE 只涉及到校正波形中每一個比特的電壓電平。
為了便于討論，我們假設您正在使用的 FFE 算法有三個抽頭系數。抽頭是用于校正電壓電平的校正系數。我們可從這樣一個角度來看待這些校正系數――把它們看成是接收端應該看到的電壓與接收端實際看到的電壓之比。
下面是三抽頭 FFE 的數學描述：
e(t) = c0r(t – (0TD)) + c1r(t – (1TD)) + c2r(t – (2TD))
其中：
-e(t) 是時間 t 時的電壓波形,是經校正(或均衡)后的電壓波形。
-TD 是時間延遲(抽頭的時間延遲)。
-r(t-nTD) 是距離當前時間 n 個抽頭延遲之前波形，是未經校正(或均衡)的波形。
-cn 是校正系數（抽頭系數），用于距離當前時間 n 個抽頭延遲之前波形，二者相乘，然后累加，最后得到校正(或均衡)后的電壓波形
在上面的三抽頭FFE例子中，FFE 對當前比特位置和其前面兩個抽頭延遲位置的電壓進行加權校正，然后累加，獲得了波形中當前比特位置（時間 t）處的校正（或均衡）電壓電平。一旦當前比特位置處的電壓電平經過校正，算法會進入下一個感興趣的比特位置并重復上述過程。這種情況將一直持續到整個波形都經過校正。

4 判決反饋均衡（DFE）

實現 DFE 的算法有很多，本部分將討論在 Agilent Infiniium 90000 和9000 系列示波器中使用的算法。
為了便于討論，我們假設您正在使用的 DFE 算法使用兩個抽頭系數。在查看 DFE 的數學模型之前，我們有必要先了解該算法的目的。通常，DFE計算出一個校正值，然后將其添加到邏輯判決閾值中（超過該閾值的電壓被視為邏輯高或邏輯1， 低于該閾值的電壓被視為邏輯低或邏輯0）。因此，DFE 會使改變閾值（增大或降低） ，從而可以根據這個新的均衡閾值電平對波形重新執行邏輯判斷。
下面是兩抽頭 DFE 算法的數學模型：
V(k) = c1s(k – 1) + c2(k – 2)
其中：
-V(k) 是校正后的電壓閾值，用于判決比特位置K的邏輯狀態是1還是0。
-s(k-n) 是位于比特位置 k 之前 n 個比特處的邏輯值（邏輯狀態）。
-cn 是位于感興趣比特位置之前 n 個比特處的校正系數（抽頭系數）。
因此，為了使DFE 獲得當前比特位置處的閾值電平的校正電壓偏差，首先需要獲得前幾個比特的校正值才能進行。假設前幾個比特的邏輯判決(閾值)是正確的，那么算法可以根據它 們演算確定當前比特的邏輯狀態值。對于兩抽頭 DFE 來說，需要先確定當前比特位置之前的兩個比特的邏輯狀態值。隨后，算法將用比特邏輯值乘以相應的抽頭系數，最后累加起來，即得出應有的判決閾值偏移量，許多 DFE 算法將該偏移量直接應用到與之電壓上，但是 Infiniium 90000、9000系列示波器正好相反，它不是改變閾值電壓，而是保持閾值電壓不變，將對應的電壓電平向相反方向偏移相同數量。
隨后，該算法將會向前偏移一個指針（index），到達下一個感興趣的比特位置。這個過程會重復執行，直到整個信號經過校正。

5 FFE 與 DFE 的比較

FFE是目前串行總線中最常用的均衡算法。如上所述，FFE 通過移除ISI的影響來校正電壓電平，所以均衡器芯片(或算法)不像使用DFE的芯片(或算法)那樣復雜，比DFE芯片需要的門電路更少。在大多數情況 下，設計人員都會選擇FFE,因為它更便宜、更容易實施，而且通常也是有效的。
現在考慮這樣一種設計，其通道 ISI 超過 FFE 能夠處理的程度，這時候，通常需使用 DFE 來張開信號中的眼圖。因為 DFE 使用當前比特作為其抽頭系數定義的一部分，所以它能夠極大地張開閉合的眼圖,而且DFE可以隨不同的芯片或器件而改變，FFE則是同一套抽頭系數用于所有 接收端和所有比特位置。.
Infiniium 90000和9000系列示波器軟件能夠對DFE和FFE進行建模，以找出哪種算法更適合設計人員的需求。該均衡軟件（N5461A）能夠在一個屏幕上同 時對 DFE 和 FFE 進行建模，使用戶可以選擇他們希望實施的均衡器。雖然 DFE 和 FFE 是不同的均衡技術，但是接收機端經常會同時使用這兩種技術。

6 連續時間線性均衡（CTLE）

連續時間線性均衡是另外一種均衡技術，用在USB3.0為代表的串行總線中，它的數學模型如下：
H(s) = [Adc ωp1 ωp2 / ωz] [(s+ωz)/(s+ωp1)/(s+ωp2)]
其中:
-Adc 是直流增益
- ωz是零頻
- ωp1是極點1
- ωp2是極點2

7 總結

隨著設計人員不斷推動材料挑戰極限，以適應不斷增加的數據速率，均衡對于當前的高速數字設計正變得越來越重要，因此使得測量儀器包括示波器和協議分析儀等也要有類似的功能才能準確評估被測對象的行為特征。
Infiniium 90000和9000示波器提供了可以對 DFE ,FFE和CTLE 技術進行全面建模的均衡軟件。擁有一臺能夠快速地對均衡技術進行建模的示波器，可以縮短設計周期和芯片的上市時間，從而增加設計廠商的收入。使用示波器進行均衡建模的最大優勢也許就在于示波器是使用實際信號來進行均衡建模。除了基于實際信號進行建模之外，Infiniium 90000和9000系列示波器使用硬件加速對均衡變量的實時運算和更新。使用Infiniium 90000和9000示波器軟件，您可以快速改變抽頭系數（校正系數），以查看可變抽頭系數如何影響眼圖。必須注意，均衡可以消除通道中的碼間干擾(ISI)，但不能消除系統中的任何噪聲，包括示波器自身的噪聲。因此，設計人員使用的示波器除了要能夠進行均衡建模之外，還必須具有極低的本底噪聲，以避免示波器噪聲經過放大后對均衡信號產生不必要的影響，目前Infiniium 90000系列示波器在本底噪聲方面是最優秀的產品，因此配合均衡軟件使用能得到更精確的結果。
協議分析儀，比如PCI-E 3.0 協議分析儀的探頭也采用了均衡技術，以U4301A為例子，它內部使用了專用芯片(ASIC)實現均衡處理，允許用戶調整設置均衡參數，用可編程器件(FPGA)跟蹤每個方向的傳輸，恢復時鐘也是每個方向獨立的。