在射頻中如何實(shí)現(xiàn)功率的精確測(cè)量

　　1.測(cè)量走線接線方式

　　1)不規(guī)則連接--最差的接線方式

　　圖 1、圖 2兩條測(cè)量線比較分散，形成很大的環(huán)路，當(dāng)環(huán)路中有變化的磁通通過(guò)時(shí)，根據(jù)電磁感應(yīng)原理，將在環(huán)路中產(chǎn)生與磁通同樣變化的噪聲電壓，儀器測(cè)到的值不真實(shí)。

　　圖 1 電壓不規(guī)則接線方式

　　圖 2 電流不規(guī)則接線方式

　　2)一般接線方式—平行走線

　　圖 3、圖 4相比分散的連接方式，測(cè)量線形成的環(huán)路很小，僅限于連根線之間。

　　 圖 3 電壓平行走線接線方式

　　圖 4 電流平行走線接線方式

　　3)較好的連接方式—雙絞線

　　圖 5使用雙絞線連接被測(cè)信號(hào)，與平行走線相比，雙絞線把環(huán)路細(xì)分到每個(gè)絞合環(huán)，相鄰的絞合環(huán)對(duì)外部磁場(chǎng)產(chǎn)生相反的噪聲電壓從而抵消掉。

　　圖 5 電壓雙絞線接線方式

　　圖 6 電流雙絞線接線方式

　　4)理想的接線方式—同軸電纜

　　圖 7、圖 8對(duì)稱(chēng)的同軸電纜外層導(dǎo)體中心與內(nèi)導(dǎo)體重合，等效面積為0，因此有很好的磁場(chǎng)屏蔽效果。

　　圖 7 電壓同軸電纜接線方式

　　圖 8 電流同軸電纜接線方式

　　2.電路連接接線方式

　　功率耗損影響

　　使用和負(fù)載匹配的接線方式可以降低功率損耗對(duì)測(cè)量精度的影響，以下是考慮電源和負(fù)載電阻的情況。參考前期微信文檔《功率測(cè)量儀器的“特征阻抗”》中電流表?yè)p耗定義

　　P=I2Ri

　　電壓表?yè)p耗定義

　　P=U2/RV，電壓表和電流表內(nèi)阻乘積平方根暫且稱(chēng)為儀器的“功率特征阻抗”，當(dāng)負(fù)載電阻RL>RP時(shí)，電壓表?yè)p耗大，推薦電流表內(nèi)接法， 當(dāng)負(fù)載電阻RL

　　舉例PA5000，電壓輸入阻抗Rv約2MΩ，電流輸入阻抗Ri約100mΩ，電流量程選擇1A，電壓量程選擇300V，電壓電流功耗函數(shù)圖 9，此時(shí)Rp=200，當(dāng)負(fù)載電阻RL約大于447.2Ω時(shí)，推薦電流表內(nèi)接，反之外接，示意圖圖 10。

　　圖 9 電壓電流表功率損耗函數(shù)圖

　　圖 10 內(nèi)外接判定標(biāo)準(zhǔn)圖

　　1)電流表外接---測(cè)量較大電流

　　將電壓測(cè)量回路連到近負(fù)載一側(cè)。電流測(cè)量回路測(cè)得流經(jīng)負(fù)載的電流IL和流經(jīng)電壓測(cè)量回路的電流IU之和。因?yàn)闇y(cè)量回路電流為IL，所以誤差僅為IU，對(duì)測(cè)量精度的影響為IU/IL。

　　圖 11 電流表外接圖

　　2)電流表內(nèi)接--測(cè)量小電流

　　將電流測(cè)量回路接到近負(fù)載端。電壓測(cè)量回路測(cè)得的電壓等于負(fù)載電壓eL和電流表兩端的電壓eI之和。因?yàn)闇y(cè)量回路電壓為eL，誤差為eI。對(duì)測(cè)量精度的影響為RI/RL 。

　　圖 12 電流表內(nèi)接

雜散電容的影響

　　將儀器的電流輸入端子連接到接近電源接地電位的一端，可以降低雜散電容對(duì)測(cè)量精度的影響。

　　電壓測(cè)量回路和電流測(cè)量回路內(nèi)部結(jié)構(gòu)圖，如圖 13，因?yàn)橥獠繖C(jī)箱與屏蔽盒絕緣，所以存在雜散電容Cs。而誤差正是由該雜散電容產(chǎn)生的電流形成的。

　　圖 13 測(cè)量回路內(nèi)部結(jié)構(gòu)圖

　　作為舉例，將考慮電源的一端和外部機(jī)箱接地的情況。

　　這種情況下可以考慮2種電流，負(fù)載電流IL和通過(guò)雜散電容的電流ICs如圖 15虛線所示，IL從電流測(cè)量回路流經(jīng)負(fù)載回到電源。如點(diǎn)劃線所示，ICs從電流測(cè)量回路流經(jīng)雜散電容、外部機(jī)箱接地回到電源。

　　因此，在電流測(cè)量回路即使只測(cè)量IL，得到的也是IL與ICs的和(矢量和)，誤差僅為ICs。假設(shè)施加于Cs的電壓是VCs (共模電壓)，可以通過(guò)以下公式求取ICs。因?yàn)镮Cs相位超前電壓90°，所以功率因數(shù)越小，ICs對(duì)測(cè)量精度的影響就越大。ICs= VCs × 2πf × Cs。

　　圖 14 電流輸入端子連到靠近電源高端

　　圖 15 雜散電容帶來(lái)影響

　　如果將電流輸入端子連到靠近電源地電位的一端，如圖 11，電流測(cè)量回路的低端(LO)接近地電位，VCs約等于零，ICs幾乎不流通。這樣就降低了對(duì)測(cè)量精度的影響。

　　電壓正反接影響

　　1)電壓反接

　　接地的信號(hào)源電壓加在屏蔽殼對(duì)地電容Cs上，形成額外的泄露電流ICs，在信號(hào)源內(nèi)部和LO測(cè)試線阻抗上造成壓降。

　　圖 16 電壓反接

　　2)電壓正接

　　信號(hào)源電壓加在屏蔽殼對(duì)地電容上的電壓很小，ICs為零，沒(méi)有額外的泄露電流。

　　圖 17 電壓正接

　　綜上，為了實(shí)現(xiàn)精確測(cè)量，測(cè)量走線選用雙絞線或者同軸電纜，根據(jù)實(shí)際情況選擇適合的接線方式，電壓高端和低端確保不接反。