FPGA首次集成硬核浮點DSP，高性能計算領域與GPU較高下

Altera公司日前宣布在FPGA浮點DSP性能方面實現了重大突破。該公司首席DSP產品規劃經理Michael Parker稱，Altera是第一家能夠在FPGA中集成硬核IEEE 754兼容浮點運算功能的可編程邏輯公司，前所未有地提高了DSP性能、邏輯效率和設計效能。根據規劃，硬核浮點DSP模塊將集成在正在發售的20nm Arria 10 FPGA和SoC中，也將集成在14nm Stratix 10 FPGA和SoC中，DSP設計人員可以選擇定點或者浮點模式，浮點模塊與現有設計后向兼容。

面向高性能計算，與GPGPU展開競爭

與傳統使用定點乘法器和FPGA邏輯來實現浮點功能的做法不同，Altera的硬核浮點DSP幾乎不使用現有FPGA浮點計算所需要的邏輯資源，釋放了上千個乘法器和加法器，從而一舉在Arria 10器件中實現了1.5 TeraFLOP(每秒浮點運算次數)和Stratix 10器件中10 TeraFLOP的DSP性能。

“這要歸功于我們創新的精度可調DSP體系結構。”Altera公司軟件和DSP產品市場經理Albert Chang說，在DSP模塊現有模式(標準精度定點模式和高精度定點模式)基礎上添加浮點模式，Altera FPGA和SoC的性能和功耗效率將在很多領域高于目前正在使用的微處理器和GPU，尤其是那些需要高性能計算的行業(大數據分析、石油和天然氣行業的地震建模、金融仿真、雷達和醫療成像等)。但其對定點模式并沒有影響(性能、大小和功耗)，且對管芯總體改變<1%。

Altera方面稱，其開發的硬核浮點FPGA產品的競爭對手并非來自同行，而是通用圖形處理單元(GPGPUs)。“其他FPGA廠商提供的軟核浮點實現方式，主要通過邏輯來實現復雜的浮點運算電路，是缺乏功效和競爭力的。”公司首席DSP產品規劃經理Michael Parker打比方說，這就好像數年前沒有硬乘法器的FPGA，卻總在試圖和現代具備DSP模塊的FPGA進行競爭一樣可笑。

Michael Parker認為，FPGA業界目前的主要發展趨勢是提高器件的每瓦性能，而不是單純提高性能，幾乎所有客戶都面臨這一發展趨勢。未來無論何種應用，管理功耗，進而到管理成本將是他們面臨的一個關鍵問題。因此，具有精細粒度密集流水線體系結構的FPGA非常適合用作高性能計算加速器，與DSP、CPU和GPU相比，FPGA的每瓦性能是最高的。

他繼續表示：“FPGA的特點就是功耗低，然后又增加了硬核浮點運算的能力。它每瓦的功耗，或者是每個槽的功耗都是比較低的。我認為FPGA未來肯定會取代很多高端的DSP處理器。然后，它也可以取代一些GPU，因為它在功耗方面、時延方面，在連接到網絡的便利性方面，它都擁有優勢。”據透露，增加了硬核浮點功能的Arria 10 DSP性能已相當于TI最高性能DSP，也完全具備與GPGPU進行競爭的資本。

另外，FPGA被設計為可以在高溫下工作，對于軟件編程人員來說也是一個福音。使用了Altera的軟件，他們可以更傾向于使用這種浮點的，而不是定點的。

硬核浮點DSP模塊縮短6-12個月的開發時間

由于設計人員可以將其DSP設計直接轉譯成浮點硬件，而不是轉換為定點，從而大幅度縮短了時序收斂和驗證時間。相比此前系列，硬核浮點DSP模塊能夠縮短近12個月的開發時間。Albert Chang認為這幫助設計人員克服了以下3方面的技術挑戰：

《國際電子商情》硬核浮點DSP模塊縮短6-12個月的開發時間

首先，浮點設計必須手動轉換為定點，這需要一名非常有經驗的工程師。即使這樣，在驗證階段也無法實現同仿真階段同樣的數值精度。

其次，對于算法的任何事后修改仍然需要手工完成。同時，系統中任何針對定點算法的優化步驟都無法在仿真過程中得以體現。

第三，系統集成和測試過程中出現的問題，可能的原因大多來自下列任何一項或幾項：手動轉換過程中的錯誤、數值精度問題、或是算法本身就存在缺陷。找出這些問題是非常困難的，然而，Altera的浮點FPGA卻能夠解決上述所有問題。

為了幫助硬件設計人員、基于模型的設計人員以及軟件編程人員在器件中輕松實現高性能浮點DSP模塊，Altera還同時提供多種工具流程，包括：

* DSP Builder高級模塊庫提供了基于模型的設計流程，設計人員使用業界標準MathWorks Simulink工具在幾分鐘內就可以完成系統定義和仿真，直至系統實現。

* 對于軟件編程人員，Altera在FPGA編程中率先使用了OpenCL，并面向FPGA提供基于C語言的通用高級設計流程。Arria 10 FPGA浮點DSP模塊結合使用方便的開發流程，為軟件編程人員提供了硬件直接轉譯方法，幫助他們縮短了開發和驗證時間。

2014年下半年，Altera將提供面向Arria 10器件中硬核浮點DSP模塊的浮點設計流程，包括演示和基準測試。在此之前，用戶可以采用Arria 10 FPGA開始設計，使用軟件浮點技術來實現浮點功能，在得到設計流程支持后，軟件工具會自動(一次重新編譯)將浮點算法無縫映射到硬核浮點運算中，而不必使用軟核邏輯。