八核浮點型DSP的雙千兆網接口設計方案

　　圖4 TMS320C6678和88E1111的接口

　　MDIO和MDCLK 為TMS320C6678內部MDIO 模塊的數據和時鐘，用于TMS320C6678和88E1111建立連接，TMS320C6678可以通過該接口配置88E1111，或者讀取88E1111的信息。由于88E1111的MDIO模塊接口電平為2.5V，而TMS320C6678的MDIO模塊接口電平采用1.8V電壓，所以兩者之間需要增加電壓轉換芯片，本設計采用PCA9306實現電壓轉換，接口電路如圖5所示。

　　圖5 MDIO接口的電壓轉換電路

　　需要注意的是，由于存在兩個88E111芯片，MDIO和MDCLK引腳直接連接到兩個芯片上，MDIO可以最多控制32個物理層芯片，物理層芯片地址分別為1~32.88E1111的地址配置如圖6所示。

　　圖6 88E1111的硬件配置

　　表1為對應的配置信息，根據圖6和表1，可以看出88E111的地址分別為4和8。

　　表1 配置引腳設置

　　4. 軟件設計

　　系統軟件設計包括硬件初始化、網絡配置以及數據通信流程等。TMS320C6678復位后的工作流程如圖7所示。首先配置第一個網口，記錄其狀態后配置第二個網口。只要兩個網口有一個配置成功，將配置TMS320C6678的EMAC模塊，為成功配置的網口設置收發緩沖和收發任務。這些配置好后，就可以實現網絡的數據收發。需要注意的是，在用戶應用程序中，需要考慮到網口配置失敗的情況。例如，用戶應用程序通過雙網口實時傳輸1.2Gbps的數據，如果一個網口配置失敗，則應用程序應有相應的機制將實時傳輸速率降低到0.8Gbps以下（單網口實際傳輸速率可能低于0.8Gbps）。本文硬件系統在沒有其他任務開銷情況下，實測可以傳輸1.5Gbps的數據（傳輸過程中不考慮錯誤，不進行重發）。

　　圖7 數據通信流程

　　結語

　　超過1Gbps傳輸速率的通信接口一般采用光纖、PCE、PCIe等接口方式。本文采用雙網口方式可以降低設備要求，和既有設備方便連接。使用多核DSP提高處理器工作能力，在保證大容量數據傳輸過程中，處理器仍然具有對數據的計算能力。雙網口設計方案可以彌補單網口的傳輸速率不足，又可以降低其他接口的硬件復雜度，是介于兩者之間的有益補充。在嵌入式設備中具有一定的應用價值。