SPI總線簡介及原理

SPI通信

該總線通信基于主-從配置。它有以下4個信號：

MOSI:主出/從入

MISO:主入/從出

SCK:串行時鐘

SS:從屬選擇

芯片上“從屬選擇”(slave-select)的引腳數決定了可連到總線上的器件數量。

在SPI傳輸中，數據是同步進行發送和接收的。數據傳輸的時鐘基于來自主處理器的時鐘脈沖，摩托羅拉沒有定義任何通用SPI的時鐘規范。然而，最常用的時鐘設置基于時鐘極性(CPOL)和時鐘相位(CPHA)兩個參數，CPOL定義SPI串行時鐘的活動狀態，而CPHA定義相對于SO-數據位的時鐘相位。CPOL和CPHA的設置決定了數據取樣的時鐘沿。

數據方向和通信速度

SPI傳輸串行數據時首先傳輸最高位。波特率可以高達5Mbps，具體速度大小取決于SPI硬件。例如，Xicor公司的SPI串行器件傳輸速度能達到5MHz。

SPI總線接口及時序

SPI總線包括1根串行同步時鐘信號線以及2根數據線。

SPI模塊為了和外設進行數據交換，根據外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性（CPOL）對傳輸協議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態為低電平；如果CPOL=1，串行同步時鐘的空閑狀態為高電平。時鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協議之一進行數據傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿（上升或下降）數據被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿（上升或下降）數據被采樣。SPI主模塊和與之通信的外設音時鐘相位和極性應該一致。SPI接口時序如圖3、圖4所示。

SPI是一個環形總線結構，由ss（cs）、sck、sdi、sdo構成，其時序其實很簡單，主要是在sck的控制下，兩個雙向移位寄存器進行數據交換。
假設下面的8位寄存器裝的是待發送的數據10101010，上升沿發送、下降沿接收、高位先發送。
那么第一個上升沿來的時候數據將會是sdo=1；寄存器=0101010x。下降沿到來的時候，sdi上的電平將所存到寄存器中去，那么這時寄存器=0101010sdi，這樣在8個時鐘脈沖以后，兩個寄存器的內容互相交換一次。這樣就完成里一個spi時序。
例子：
假設主機和從機初始化就緒：并且主機的sbuff=0xaa，從機的sbuff=0x55，下面將分步對spi的8個時鐘周期的數據情況演示一遍:假設上升沿發送數據

這樣就完成了兩個寄存器8位的交換，上面的上表示上升沿、下表示下降沿，sdi、sdo相對于主機而言的。其中ss引腳作為主機的時候，從機可以把它拉底被動選為從機，作為從機的是時候，可以作為片選腳用。根據以上分析，一個完整的傳送周期是16位，即兩個字節，因為，首先主機要發送命令過去，然后從機根據主機的名準備數據，主機在下一個8位時鐘周期才把數據讀回來

SPI 總線是Motorola公司推出的三線同步接口，同步串行3線方式進行通信:一條時鐘線SCK，一條數據輸入線MOSI，一條數據輸出線MISO;用于CPU與各種外圍器件進行全雙工、同步串行通訊。SPI主要特點有:可以同時發出和接收串行數據;可以當作主機或從機工作;提供頻率可編程時鐘;發送結束中斷標志;寫沖突保護;總線競爭保護等。圖3示出SPI總線工作的四種方式，其中使用的最為廣泛的是SPI0和SPI3方式(實線表示):

SPI總線的四種工作方式

SPI模塊為了和外設進行數據交換，根據外設工作要求，其輸出串行同步時鐘極性和相位可以進行配置，時鐘極性（CPOL）對傳輸協議沒有重大的影響。如果CPOL=0，串行同步時鐘的空閑狀態為低電平；如果CPOL=1，串行同步時鐘的空閑狀態為高電平。時鐘相位（CPHA）能夠配置用于選擇兩種不同的傳輸協議之一進行數據傳輸。如果CPHA=0，在串行同步時鐘的第一個跳變沿（上升或下降）數據被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿（上升或下降）數據被采樣。SPI主模塊和與之通信的外設音時鐘相位和極性應該一致。SPI接口時序如圖3、圖4所示。

二，.SPI功能模塊的設計

根據功能定義及SPI的工作原理，將整個IP Core分為8個子模塊：uC接口模塊、時鐘分頻模塊、發送數據FIFO模塊、接收數據FIFO模塊、狀態機模塊、發送數據邏輯模塊、接收數據邏輯模塊以及中斷形式模塊。

深入分析SPI的四種傳輸協議可以發現，根據一種協議，只要對串行同步時鐘進行轉換，就能得到其余的三種協議。為了簡化設計規定，如果要連續傳輸多個數據，在兩個數據傳輸之間插入一個串行時鐘的空閑等待，這樣狀態機只需兩種狀態（空閑和工作）就能正確工作。