片上總線Wishbone 學習（十二）總線周期之RMW操作

一次RMW操作對于總線來說，本質上是兩次子操作，一次讀，一次寫，只不過這兩次子操作必須由同一個主設備的完成，且讀數據和寫數據的地址相同。"改"是不發生在總線上的，它發生在主設備內部。一個RMW操作的例子如圖13所示，其過程如下：

在時鐘上升沿0，主設備將地址信號ADR_O()、TGA_O()放到總線上，將WE_O置為低表示讀操作，將適當的SEL_O()信號置高通知從設備將數據放在數據總線的適當位置，將CYC_O和TGC_O()置高表示操作正在進行，將STB_O置高表示第一次子操作開始。CYC_O和TGC_O()可以發生在上升沿0以前的任何時刻。

在時鐘上升沿1到達之前，從設備檢測到主設備發起的操作，將適當的數據放到主設備的DAT_I()和TGD_I()，將主設備的ACK_I置高作為對主設備STB_O的響應。

在時鐘上升沿1，主設備發現ACK_I信號為高，將DAT_I()和TGD_I()采樣，完成第一次子操作。主設備將STB_O置低表示插入等待。

在時鐘上升沿1之后新的上升沿到達之前，從設備檢測到主設備將STB_O置低，于是將ACK_I置低。

經過若干等待周期，在上升沿2，主設備將地址信號ADR_O()、TGA_O()放到總線上，將數據信號DAT_O()、TGD_O()放到總線上，將WE_O置為高表示寫操作，將適當的SEL_O()信號置高通知從設備將數據總線上哪些信號是有效的，將STB_O置高表示第二次子操作開始。

在時鐘上升沿3到達之前，從設備檢測到主設備發起的操作，將主設備的ACK_I置高作為對主設備STB_O的響應。

在時鐘上升沿3，從設備將DAT_I()和TGD_I()采樣；主設備發現ACK_I信號為高，得知第二次子操作完成，于是將STB_O和CYC_O置低表示整個RMW操作完成。

在時鐘上升沿之后，從設備發現STB_O為低，于是將ACK_I置低。

圖 Wishbone總線的RMW操作