改進型CMOS電荷泵鎖相環電路的應用設計

振蕩器的控制電壓與輸出頻率關系曲線

圖10給出了鎖相環建立過程的仿真波形，圖中給出的是VCO控制電壓的波形，在輸入參考頻率為31.5 MHz、頻率反饋設置為32分頻時，系統鎖定時間約為1.5μs.MFC模塊的采用和壓控振蕩器分段線性的處理有效擴展了鎖頻范圍，輸出頻率在25 MHz~2.2 GHz內可調。在實際應用中，可以通過選擇常用晶振頻率和整數分頻倍數獲得更多的輸出頻率。圖11和圖12分別給出了輸出頻率在100 MHz~2.2 GHz變化時，鎖相環的捕獲時間tcap和穩態相對相位誤差δp的變化曲線。結果表明，在100MHz~2.2GHz的輸出頻率范圍內，鎖相環的捕獲時間小于2μs,相位相位誤差小于0.6%.

圖10 鎖相環建立過程的瞬態仿真波形

圖11 捕獲時間(tcap)與輸出頻率的對應關系曲線

圖12 穩態相對相位誤差(δp)與輸出頻率的對應關系曲線

5結論

在整個電荷泵鎖相環系統中，電荷泵電路起著非常關鍵的作用。傳統的電荷泵電路，其內部存在的一些非理想因素直接影響著整個環路的工作性能，如存在電荷泄漏、電流失配、電荷共享、時鐘饋通等問題，會導致壓控振蕩器輸出頻率產生抖動和相位發生偏差。

本文設計的高性能CMOS電荷泵鎖相環電路，通過對傳統電荷泵電路的改進，提高了充放電電流的匹配性，有效抑制了鎖相環輸出的相位偏差，提高了環路的穩定性。同時在環路中增加了倍頻控制模塊MFC和壓控振蕩器分段處理，有效擴展了鎖頻范圍。該電路基于Dongbu HiTek 0.18μm CMOS工藝設計，并進行了全面的仿真驗證，結果表明：輸出頻率在100 MHz~2.2 GHz內變化時，頻率鎖定時間和相位誤差都得到了有效控制，驗證了設計的有效性。