基于microblaze的手持示波函數表

　　1.1 引言

　　示波器自1933年誕生至今已經有70多年的歷史。它是電子電路設計人員用來觀察波形的主要工具，它可以讓設計人員直觀的看到所要觀測到的波形。因此，示波器在信號觀測領域一直都扮演著非常重要的角色。傳統的模擬示波器信號帶寬頻率受到陰極射線管的限制而不可能太高，難以測量慢速信號或單次瞬變信號，預觸發功能難以實現和不便對波形數據進行數字處理分析等等，因而在許多應用領域中存在著局限性。隨著科學技術的飛速發展，單次信號的捕捉，測量和研究越來越受到人們的關注和重視，在信息領域、高速計算機、高速數據通信和高速數字集成電路及其系統內，面臨著硬件、軟件、以及由軟硬件共同作用而產生的偶發性故障，迫切需要更高速的示波器才能得心應手的解決這些難題。隨著數字集成電路和高性能微處理器技術的發展，數字存儲示波器(DSO)出現了。數字存儲示波器整個系統的調節全部由微處理器在相應的軟件支持下自動進行，包括自動設置、自動測量、自動校正、波形存儲、計算機I/O和打印輸出等一系列優點。數字存儲示波器的出現開創了示波器的新紀元，它為示波器的智能化打下了堅實的基礎，同時它還標志著示波器的發展進入了一個新的時代。

　　與此同時，波形發生器也是電子工程人員不可或缺的一種工具，常被稱作信號發生器，在教學實驗或實際工作中作為信號源為電路提供所需的激勵信號，因而是一種必不可少的工具。現代新型信號發生器的研制都采用直接數字頻率合成(DDS)技術進行，這種技術是第三代頻率合成技術的標志，主要特點是計算機參與頻率合成，既可以用軟件來實現，也可以用硬件來實現，或者二者結合。

　　本設計研制的多用手持示波函數表基于美國ADI公司實驗室電路CN0002和CN0156。CN0002提供了示波器的AD采集端電路，CN0156提供了函數發生器的解決方案，把兩種實驗室電路通過FPGA加以結合，制作出一種方便且便于攜帶的手持表。

　　1.2 項目背景/選題動機

　　現在市面上的大多數示波器都是臺式的，體形過于龐大和笨重，難以攜帶，對于狹小的場合應用很不方便，在高空作業和其他特殊場合的應用受到很大的限制，加上價格昂貴，動輒幾千上萬甚至數萬元的價格不是每個人都能接受的，另外市面上手持示波表較少，并且功能單一，價格高昂，大部分采樣率等較低，實際應用價值不大。

　　本項目就是基于這種背景下開展的，采用美國ADI公司實驗室電路CN0002和CN0156作為平臺來進行開發，可以充分發揮相關芯片的最優性能，使得該表性能可以得到一定的保證，并且帶有一定頻率的波形發生器功能，使得該示波函數表不僅具有示波器功能，還集成了信號發生器的功能。

　　二、需求分析

　　2.1 功能要求

　　設計一個能夠正確顯示波形并且能夠觀察波形參數的，沒有較大失真的，且帶有一定頻率的正弦波，方波，三角波輸出功能的，便攜的，帶有一定的鋰電管理能力的示波函數表。

　　2.2 性能要求

　　示波函數表要求示波器部分實時采樣率能夠達到125MSPS,模擬帶寬在30M以上，能夠產生幅度為可以達到5V，頻率可以達到14MHZ，分辨率在0.1%的正弦波，三角波和方波。

　　三、方案設計

　　3.1 系統功能實現原理

　　下面就各個模塊電路做以簡單介紹

　　1.程控放大電路和電源電路：

　　程控放大器的作用是對輸入信號進行衰減或放大調整，使輸出信號電壓在AD轉換器輸入電壓要求范圍內，達到最好的測量與觀察效果，所以程控放大器電路在規定帶寬內的增益一定要平坦，故對運算放大器的要求比較高。

　　而數字示波器中最重要的電路是AD轉換電路，它的作用是將被測信號采樣并轉換成數字信號存入存儲器，說它是數字示波器的咽喉一點也不為過，因為它直接決定著數字示波器所能測量的最高頻率，根據乃奎斯特定理，采樣頻率至少是被測信號最高頻率的2倍才能復現出被測信號。而在數字示波器中采樣頻率至少應該是被測信號頻率的5~8倍才行，否則根本觀察不到信號的波形。

　　本文的電路選用CN0002中的AD8376和AD9445組合來實現上述功能， 該電路采用雙通道、數字可編程、超低失真、高輸出線性度、可變增益放大器(VGA) AD8376和高速ADC，可提供高性能、高頻采樣，該電路中 AD8376 VGA，能夠為AD9445等高速ADC提供可變增益、隔離和源阻抗匹配。在高帶寬時候可以達到比較好的性能，所以應該可以滿足需求。

　　2.信號發生原理DDS介紹

　　DDS的基本原理是利用采樣定理，通過查表法產生波形。DDS的結構有很多種，其基本的電路原理可用圖1來表示。

　　相位累加器由N位加法器與N位累加寄存器級聯構成。每來一個時鐘脈沖fs，加法器將頻率控制字K與累加寄存器輸出的累加相位數據相加，把相加后的結果送至累加寄存器的數據輸入端。累加寄存器將加法器在上一個時鐘脈沖作用后所產生的新相位數據反饋到加法器的輸入端，以使加法器在下一個時鐘脈沖的作用下繼續與頻率控制字相加。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數據就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。 用相位累加器輸出的數據作為波形存儲器(ROM)的相位取樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值(二進制編碼)經查找表查出，完成相位到幅值轉換。波形存儲器的輸出送到D/A轉換器，D/A轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。最后用低通濾波器濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。

　　本文的電路選用CN0156提供的方案，實現波形發生器的幅度調節，然后通過低通濾波器，把多余的雜波濾掉，最后利用運算放大器進行放大，使得電壓符合要求，然后輸出，另外通過檢波電路輸入到FPGA,進行閉環的調整。

　　3.4 系統軟件流程

　　3.5 系統預計實現結果

　　制作一個實時采樣率可以達到100MSPS，模擬帶寬可以達到30M以上，帶有一定存儲深度，顯示波形不失真，能夠顯示任意波形和產生頻率可達到14MHZ，頻率分辨率為0.1%，輸出的電壓幅度為0V~5V的三角波，正弦波，方波信號的手持的，便攜的示波表。