PIC單片機外部上電延時復位電路的設計思路及電路設計

　　設計上電延時復位電路需考慮電源電壓VDD的上升時間和振蕩器的起振時間。電源電壓VDD的上升時間，與供電電源、電源所負擔的整個單片機應用系統內各部分電路有關；振蕩器的起振時間與振蕩器頻率有關，例如振蕩頻率為10MHz時，、起振時間約為1ms，振蕩頻率為1MHz時，起振時間約為10ms。

　　為了保證系統可靠地復位，在單片機內部的上電復位功能POR和兩個定時器PWRT與OST滿足不了需求時，可以設計外接阻容RC延時電路，使MCLR引腳上的低電平維持足夠長的延遲時間。與外部上電延時復位功能相關的硬件等效電路如圖1所示。

　　圖1 外部上電延時復位等效電路

　　圖2所示為當阻容元件值較小時，其RC時間常數小于定時器PWRT的延遲時間。圖3所示為當阻容元件值較大時，其RC時間常數大于定時器PWRT和定時器OST的延遲時間總和，這時，單片機脫離復位狀態的時刻由MCLR引腳的低電平延遲時間決定，這種情況對于測試或多片PIC16F87X并行工作很有用。

　　圖2 MCLR端連RC（較小）元件

　　圖3 MCLR端連RC（較大）元件

　　注意，當芯片電壓VDD加電上升時間大于100μs時，片內的電源上電復位功能POR和電源上電延時定時器PWRT可能不能起到正常的作用，而使芯片的復位（即PG復位地址）出現不正常，一般在這種情況下建議不要再采用PWRT。

　　如果vDD上升時間很長，此時的單片機通常需要附加更長的電源上電延時電路。可靠的電源上電延時方法如圖4所示，在MCLR端外接復位電路，其延遲時間可以由單片機開發者選定。

　　2．電路設計

　　當PIC16F87X系列單片機使用低頻振蕩方式時，單片機的外接引腳MCLR連接如圖4所示中（a）和（b）所示。

　　其中，MCLR引腳的漏電流最大值為5μA，電阻R取值應小于40kΩ，以保證其壓降不大于0.2V；R1用作限流電阻，取值1.0Ω，用于保護MCLR引腳內部電路。

　　圖4 MCLR連阻容元件

　　二極管D使電容C能夠在電源掉電時快速放電。電容C的充電過程對于我們有用，而放電過程不僅無用，而且在一次掉電之后，C還有積累電荷時，如果再次上電，就會造成RC延時電路失去延時作用，從而不能可靠復位。