飛思卡爾初學(xué)之PWM調(diào)試筆記
加入技術(shù)交流群
本文著重應(yīng)用實(shí)踐，理論性的東西少談為妙，因?yàn)槔碚摰臇|西資料上都有。想借此平臺記錄下調(diào)試心得以免日后遺忘，因本人也是初學(xué)該款單片機(jī)，難免有錯誤之處，還希望達(dá)人指點(diǎn)。
本文引用地址：http://www.104case.com/article/201611/322215.htmPWM應(yīng)用步驟：
一、PLL初始化，這一步應(yīng)該說不算PWM設(shè)置的內(nèi)容，但是又必須設(shè)置，因?yàn)檫@關(guān)系著PWM周期值的計算。
void PLL_Init(void) //PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)
{ //鎖相環(huán)時鐘=2*16*(2+1)/(1+1)=48MHz
CLKSEL=0X00;
PLLCTL=0XE1;
REFDV = 1; //總線時鐘=48/2=24MHz
SYNR = 2;
_asm(nop); // BUS CLOCK=24M
_asm(nop);
while (!(CRGFLG & 0x08)) ;
CLKSEL = 0x80; //選定鎖相環(huán)時鐘
}
用了這個PLL初始化函數(shù)以后，總線時鐘就是24M了。
二、PWM相關(guān)設(shè)置
1、禁止PWM。PWME
2、選擇時鐘源。PWMPRCLK, PWMSCLA, PWMSCLB ,PWMCLK。 其中通道0 、1、4、5 可以選擇 ClockA ClockSA。通道2、3、6、7 可以選擇ClockB ClockSB
其中值得說明的是ClockA或ClockB是通過總線時鐘預(yù)分頻獲得的。ClockSA或ClockB是分別對ClockA ClockB再次進(jìn)行分頻獲得的。分頻系數(shù)的設(shè)置都有相應(yīng)的寄存器進(jìn)行設(shè)置。后面會提到。
3、極性設(shè)置 PWMPOL 。極性是指初始時通道輸出的是高電平還是低電平。這個是關(guān)系到占空比的計算。
4、選擇對齊方式 PWMCAE。對齊方式有左對齊和中間對齊兩種。兩種方法在計算占空比時也有差別。
5、設(shè)置周期和占空比。PWMPERx PWMDTYx.
6、使能PWM。PWME。
相關(guān)寄存器列表如下。
PWM使能寄存器。相應(yīng)的每一位控制每一個通道。如果是級聯(lián)方式，那么使能將由高通道的使能決定。比如
通道0和通道1級聯(lián)成16位的PWM，那么這個級聯(lián)的PWM的使能就由 PWME_PWME1 決定。
PWM時鐘選擇。0,1,4,5通道 PWMCLK_PCLK(0 or 1 or 4 or 5) =0 （則選擇CLOCKA） =1 （則選擇CLOCKSA）
PWM時鐘源預(yù)分頻寄存器
分頻系數(shù)的對照表格。 E 代表總線時鐘，也就是前面PLL出來的 Bus Clock。
評論