GPIO的上拉下拉功能說明

The port pull-up register controls the pull-up resister enable/disable of each port group. When the corresponding bit is 0, the pull-up resister of the pin is enabled. When 1, the pull-up resister is disabled.
If the port pull-up register is enabled then the pull-up resisters work without pin’s functional setting(input, output,DATAn, EINTn and etc)

上拉寄存器是控制對應端口上拉使能的。當對應位為0時，設置對應引腳上拉使能，為1時，禁止對應引腳上拉使能。如果上拉寄存器使能，無論引腳功能寄存器如何設置（輸入，輸出，數據，中斷等），對應引腳輸出高電平。

本文引用地址：http://www.104case.com/article/201611/321410.htm

可見對應于S3C2410的GPB-BPH口內部有上拉電阻寄存器，當相應的上拉電阻使能時，對應的I/O引腳懸空時，表現出高電平。反之，表現出低電平。

上拉是一個電阻接到一個電壓，其實就是增強IO的驅動能力。
下拉是一個電阻接到地，保證IO口是低電平。