新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > MSP430 5438時鐘系統介紹

        MSP430 5438時鐘系統介紹

        作者: 時間:2016-11-25 來源:網絡 收藏
        3.1時鐘系統介紹

        UCS模塊支持低功耗。它內部含有三個時鐘信號,用戶可以自行選擇,找到性能和功耗的平衡點。UCS軟件
        配置后,只需要一兩個晶振或者電阻,而不需要使用外部振蕩器。
        UCS模塊最多含有5個時鐘源:
        l XT1CLK:低頻/高頻振蕩器,可以使用低頻 32768HZ 晶振和外部振蕩器或者通過外部輸入源輸入
        4MHZ~32MHZ時鐘。
        l VLOCLK:內部低消耗,低頻振蕩器。典型值為 12KHZ。
        l REFOCLK:內部低頻振蕩器,典型值為 32768HZ,作為 FLL基準源。
        l DCOCLK:內部數字控制振蕩器(DCO)可以通過 FLL來穩定。
        l XT2CLK:可選擇的高頻振蕩器,可以使用標準晶振,振蕩器或者外部時鐘源輸入4MHZ~40MHZ。
        UCS模塊有三個時鐘信號(/系統)可以使用:
        l ACLK: 輔助時鐘。 ACLK 來自于XT1CLK, REFOCLK, VLOCLK, DCOCLK, DCOCLKDIV,和XT2CLK
        (如果可以用)。DCOCLKDIV為DCOCLK 在 FLL 模塊中通過 1、2、4、8、19、32 分頻后得到的頻率。
        ACLK 可由軟件位作各個外圍模塊的時鐘信號。ACLK 經 1、2、4、8、16、32 分頻。ACLK/n是 ACLK
        經1、2、4、8、16、32分頻后作為外部電路使用。
        l MCLK: 系統主時鐘。 MCLK 可由軟件選擇為 XT1CLK, REFOCLK, VLOCLK, DCOCLK, DCOCLKDIV,
        XT2CLK(如果可以用)。DCOCLKDIV 為 DCOCLK 在 FLL 模塊中通過 1、2、4、8、19、32 分頻后得
        到的頻率。MCLK 可以通過1、2、4、8、16、32分頻。MCLK 作為 CPU和系統時鐘。
        l SMCLK:輔助系統主時鐘。SMCLK 可由軟件選擇 XT1CLK,REFOCLK,VLOCLK,DCOCLK,
        DCOCLKDIV,XT2CLK(如果可以用)。DCOCLKDIV為 DCOCLK 在 FLL模塊中通過 1、2、4、8、19、
        32分頻后得到的頻率。SMCLK 可以通過 1、2、4、8、16、32 分頻。SMCLK 主要用于高速外圍模塊。
        系統通過合適的配置可以作為外部器件的時鐘輸入源。UCS模塊圖如下圖所示:

        本文引用地址:http://www.104case.com/article/201611/321211.htm

        MSP430學習筆記之二:時鐘模塊

        MSP430系列單片機基礎時鐘主要是由低頻晶體振蕩器,高頻晶體振蕩器,數字控制振蕩器(DCO),鎖頻環(FLL)及FLL+等模塊構成。由于430系列單片機中的型號不同,而時鐘模塊也將有所不同。雖然不同型號的單片機的時基模塊有所不同,但這些模塊產生出來的結果是相同的.在MSP430F13、14中是有TX2振蕩器的,而MSP430F11X,F11X1中是用LFXT1CLK來代替XT2CLK時鐘信號的.在時鐘模塊中有3個(對于F13,F14)時鐘信號源(或2個時鐘信號源,對于F11X、F11X1):

        1-LFXT1CLK: 低頻/高頻時鐘源.由外接晶體振蕩器,而無需外接兩個振蕩電容器.較常使用的晶體振蕩器是32768HZ。

        2-XT2CLK: 高頻時鐘源.由外接晶體振蕩器。需要外接兩個振蕩電容器,較常用的晶體振蕩器是8MHZ。

        3-DCOCLK: 數字可控制的RC振蕩器。

        1-ACLK: 輔助時鐘信號.由圖所示,ACLK是從FLXT1CLK信號由1/2/4/8分頻器分頻后所得到的.由BCSCTL1寄存器設置DIVA相應為來決定分頻因子.ACLK可用于提供CPU外圍功能模塊作時鐘信號使用.

        2-MCLK: 主時鐘信號.由圖所示,MCLK是由3個時鐘源所提供的。他們分別是LFXT1CLK,XT2CLK(F13、F14,如果是F11,F11X1則由LFXT1CLK代替),DCO時鐘源信號提供.MCLK主要用于MCU和相關系統模塊作時鐘使用。同樣可設置相關寄存器來決定分頻因子及相關的設置。

        3-SMCLK: 子系統時鐘,SMCLK是由2個時鐘源信號所提供.他們分別是XT2CLK(F13、F14)和DCO,如果是F11、F11X1則由LFXT1CLK代替TX2CLK。同樣可設置相關寄存器來決定分頻因子及相關的設置。

        MSP430X1X1系列產品中,其中XT1時鐘源引腳接法有如3種應用。F13、14的XT1相同。需要注意的是,LFXT1只有工作在高頻模式下才需要外接電容。

        對以引腳較少的MSPX1XX系列產品中有著不同時基模塊,具體如下:

        MSP430X11X1:LFXT1CLK , DCO

        MSP430F12X: LFXT1CLK , DCO

        MSP430F13X/14X/15X/16X:LFXT1CLK , DCO , XT2CLK

        MSP430F4XX: LFXT1CLK , DCO , XT2CLK , FLL+

        時鐘發生器的原理說明:問題的提出:1、高頻、以便能對系統硬件請求和事件作出快速響應 2、低頻率,以便將電流消耗降制至最少 3、穩定的頻率,以滿足定時器的應用。 4、低Q值振蕩器,以保證開始或停止操作沒有延時MSP430采用了一個折衷的辦法:就是用一個低頻晶鎮振,將其倍頻在高頻的工作頻率上。一般采用這種技術的實用方法有兩種,一個是說、鎖相環、一個是鎖頻環,而鎖相環采用模擬的控制容易引起“失鎖”和易引起電容量的改變。而TI采用的是鎖頻環技術,它采用數字控制器DCO和頻率積分來產生高頻的運行時鐘頻率。

        低功耗設置的技巧問題: 1、LPM4:在振蕩器關閉模式期間,處理機的所有部件工作停止,此時電流消耗最小。此時只有在系統上電電路檢測到低點電平或任一請求異步響應中斷的外部中斷事件時才會從新工作。因此在設計上應含有可能需要用到的外部中斷才采用這種模式。否則發生不可預料的結果。 2、LPM3:在DC發生器關閉期間,只有晶振是活動的。但此時設置的基本時序條件的DC發生器的DC電流被關閉。由于此電路的高阻設計,使功耗被抑制。注:當從DC關閉到啟動DC0要花一端時間(ns-us) 3、LPM2:在此期間,晶鎮振和DC發生器是工作的,所以可實現快速啟動。4、LPM1:在此振蕩器已經工作,所以不存在啟動時間延時問題。結合上述特點,在寫程序時要綜合考慮低功好耗特性,對外部事件的安排也很重要。你必須在功能實現上綜合考慮才能達到你預期的效果。使用C語言可用如下的語句:_BIS_SR(LMP3_bits)和_BIC_SR(LPM3 bits) LPM3和LPM3_EXIT 它們的定義是一樣的。這里說明在C語言環境中有些定義的函數是不可見的。但你可以從in430.h文件看到它們的定義。

        DCOCTL DCO控制寄存器

        DCO.2 DCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0

        DCO.0-DCO.4 定義8種頻率之一,可以分段調節DCOCLK頻率,相鄰兩種頻率相差10%。而頻率由注入直流發生器的電流定義。

        MOD.0-MOD.4 定義在32個DCO周期中插入的Fdco+1周期個數,而在下的DCO周期中為Fdco周期,控制改換DCO和DCO+1選擇的兩種頻率。如果DCO常數為7,表示已經選擇最高頻率,此時不能利用MOD.0-MOD.4進行頻率調整。

        BCSCTL1 基本時鐘系統控制寄存器1

        XT2OFF TXS DIVA.1 DIVA.0 XT5V Rsel.2 Resl.1 Resl.0

        XT2OFF 控制XT2振蕩器的開啟與關閉。

        TX2OFF=0,XT2振蕩器開啟。

        TX2OFF=1,TX2振蕩器關閉(默認為TX2關閉)

        XTS 控制LFXT1 工作模式,選擇需結合實際晶體振蕩器連接情況。

        XTS=0,LFXT1 工作在低頻模式(默認)。

        XTS=1,LFXT1 工作在高頻模式(必須連接有高頻相應的高頻時鐘源)。

        DIVA.0 DIVA.1 控制ACLK分頻。

        0 不分頻(默認)

        1 2分頻

        2 4分頻

        3 8分頻

        XT5V 此位設置為0。

        Resl1.0,Resl1.1,Resl1.2 三位控制某個內部電阻以決定標稱頻率。

        Resl=0,選擇最低的標稱頻率。

        ……..

        Resl=7,選擇最高的標稱頻率。

        BCSCTL2 基本時鐘系統控制寄存器2

        SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR

        SELM.1 SELM.0 選擇MCLK時鐘源

        0 時鐘源為DCOCLK(默認)

        1 時鐘源為DCOCLK

        2 時鐘源為LFXT1CLK(對于MSP430F11/12X),時鐘源為XT2CLK(對于MSP430F13/14/15/16X);

        3 時鐘源為LFTXTICLK。


        上一頁 1 2 下一頁

        關鍵詞: MSP4305438時鐘系

        評論


        技術專區

        關閉
        主站蜘蛛池模板: 疏附县| 海淀区| 江西省| 庄河市| 托克托县| 平陆县| 萨嘎县| 泗水县| 治多县| 临澧县| 迁安市| 苏尼特左旗| 东丽区| 封丘县| 长宁县| 康马县| 玛多县| 巩留县| 孝义市| 收藏| 嵊州市| 建瓯市| 浦县| 永城市| 缙云县| 瑞安市| 新平| 武山县| 留坝县| 驻马店市| 从化市| 锡林浩特市| 枣强县| 老河口市| 肃北| 镇江市| 铜梁县| 社旗县| 特克斯县| 伊春市| 漯河市|