ARM架構(gòu)與體系學(xué)習(xí)（二）——3級(jí)流水線

ARM7處理器采用3級(jí)流水線來(lái)增加處理器指令流的速度，能提供0.9MIPS/MHz的指令處理速度。

PS:

MIPS（Million Instruction Per Second）表示每秒多少百萬(wàn)條指令。比如0.9MIPS，表示每秒九十萬(wàn)條指令。

MIPS/MHz表示CPU在每MHz的運(yùn)行速度下可以執(zhí)行多少個(gè)MIPS，如0.9MIPS/MHz則表示如果CPU運(yùn)行在1MHz的頻率下，每秒可執(zhí)行90萬(wàn)條指令。

如果CPU在20MHz的頻率下，每秒可運(yùn)行1800萬(wàn)條指令。MIPS/MHz可以很好的反映CPU的速度。

3級(jí)流水線如上圖所示（PC為程序計(jì)數(shù)器），流水線使用3個(gè)階段，因此指令分3個(gè)階段執(zhí)行。

⑴ 取指從存儲(chǔ)器裝載一條指令

⑵ 譯碼識(shí)別將要被執(zhí)行的指令

⑶ 執(zhí)行處理指令并將結(jié)果寫會(huì)寄存器

以前學(xué)過(guò)的51單片機(jī)，因?yàn)楸容^簡(jiǎn)單，所以它的處理器只能完成一條指令的讀取和執(zhí)行后，才會(huì)執(zhí)行下一條指令。這樣，PC始終指向的正在“執(zhí)行”的指令。

而對(duì)于ARM7來(lái)說(shuō)因?yàn)槭?級(jí)流水線，所以把指令的處理分為了上面所述的3個(gè)階段。

所以處理時(shí)實(shí)際是這樣的：ARM正在執(zhí)行第1條指令的同時(shí)對(duì)第2條指令進(jìn)行譯碼，并將第3條指令從存儲(chǔ)器中取出。

所以，ARM7流水線只有在取第4條指令時(shí)，第1條指令才算完成執(zhí)行。

下圖生動(dòng)形象的說(shuō)明了3級(jí)流水線的處理機(jī)制

下面一句話很關(guān)鍵：無(wú)論處理器處于何種狀態(tài)，程序計(jì)數(shù)器R15(PC)總是指向“正在取指”的指令，而不是指向“正在執(zhí)行”的指令或者正在“譯碼”的指令。

人們一般會(huì)習(xí)慣性的將正在執(zhí)行的指令作為參考點(diǎn)，即當(dāng)前第1條指令。

所以，PC總是指向第3條指令，

或者說(shuō)PC總是指向當(dāng)前正在執(zhí)行的指令地址再加2條指令的地址。

處理器處于ARM狀態(tài)時(shí)，每條指令為4個(gè)字節(jié)，所以PC值為正在執(zhí)行的指令地址加8字節(jié)，即是：

PC值 = 當(dāng)前程序執(zhí)行位置 + 8字節(jié)

處理器處于Thumb狀態(tài)時(shí)，每條指令為2字節(jié)，所以PC值為正在執(zhí)行的指令地址加4字節(jié)，即是：

PC值 = 當(dāng)前程序執(zhí)行位置 + 4字節(jié)

下面一個(gè)例子就很好的說(shuō)明了這個(gè)問(wèn)題。

另外補(bǔ)充說(shuō)明就是根據(jù)以上描述，流水線只有被指令填滿時(shí)才能發(fā)揮最大效能，即每時(shí)鐘周期完成一條指令的執(zhí)行（僅單周期指令）。

如果程序發(fā)生跳轉(zhuǎn)，流水線會(huì)被清空，這將需要幾個(gè)時(shí)鐘才能使流水線被再次填滿。因此，盡量地少使用跳轉(zhuǎn)指令可以提高程序的執(zhí)行效率。

以上就是對(duì)ARM73級(jí)流水線的一個(gè)總的認(rèn)識(shí)，參考來(lái)自學(xué)習(xí)ARM時(shí)的教材——《ARM嵌入式系統(tǒng)基礎(chǔ)教程（第二版）》。