ARM處理器中CP15協處理器的寄存器
加入技術交流群
4.1.1訪問CP15寄存器的指令訪問CP15寄存器指令的編碼格式及語法說明如下：
指令
說明
語法格式
mcr
將ARM處理器的寄存器中的數據寫到CP15中的寄存器中
mcr{}p15,,,,, {}
mrc
將CP15中的寄存器中的數據讀到ARM處理器的寄存器中
mcr{}p15,,,,, {}
4.1.2CP15寄存器介紹CP15的寄存器列表如表4-1所示。| 3128 | 2724 | 2321 | 20 | 1916 | 1512 | 118 | 75 | 4 | 30 |
| cond | 1 1 1 0 | opcode_1 | L | cr n | rd | 1 1 1 1 | opcode_2 | 1 | crm |
指令
說明
語法格式
mcr
將ARM處理器的寄存器中的數據寫到CP15中的寄存器中
mcr{}p15,,,,, {}
mrc
將CP15中的寄存器中的數據讀到ARM處理器的寄存器中
mcr{}p15,,,,, {}
表4-1ARM處理器中CP15協處理器的寄存器
| 寄存器編號 | 基本作用 | 在MMU中的作用 | 在PU中的作用 |
| 0 | ID編碼（只讀） | ID編碼和cache類型 | |
| 1 | 控制位（可讀寫） | 各種控制位 | |
| 2 | 存儲保護和控制 | 地址轉換表基地址 | Cachability的控制位 |
| 3 | 存儲保護和控制 | 域訪問控制位 | Bufferablity控制位 |
| 4 | 存儲保護和控制 | 保留 | 保留 |
| 5 | 存儲保護和控制 | 內存失效狀態 | 訪問權限控制位 |
| 6 | 存儲保護和控制 | 內存失效地址 | 保護區域控制 |
| 7 | 高速緩存和寫緩存 | 高速緩存和寫緩存控制 | |
| 8 | 存儲保護和控制 | TLB控制 | 保留 |
| 9 | 高速緩存和寫緩存 | 高速緩存鎖定 | |
| 10 | 存儲保護和控制 | TLB鎖定 | 保留 |
| 11 | 保留 | ||
| 12 | 保留 | ||
| 13 | 進程標識符 | 進程標識符 | |
| 14 | 保留 | ||
| 15 | 因不同設計而異 | 因不同設計而異 | 因不同設計而異 |
opcode_2編碼
對應的標識符號寄存器
0b000
主標識符寄存器
0b001
cache類型標識符寄存器
其他
保留
訪問主標識符寄存器的指令格式如下所示：
mrcp15, 0, r0, c0, c0, 0；將主標識符寄存器C0,0的值讀到r0中
ARM不同版本體系處理器中主標識符寄存器的編碼格式說明如下。
ARM7之后處理器的主標識符寄存器編碼格式如下所示：
| 31242320191615430 | ||||
| 由生產商確定 | 產品子編號 | ARM體系版本號 | 產品主編號 | 處理器版本號 |
| 位 | 說明 |
| 位[3: 0] | 生產商定義的處理器版本號 |
| 位[15: 4] | 生產商定義的產品主編號，其中最高4位即位[15:12]可能的取值為0~7但不能是0或7 |
| 位[19: 16] | ARM體系的版本號，可能的取值如下： 0x1ARM體系版本4 0x2ARM體系版本4T 0x3ARM體系版本5 0x4ARM體系版本5T 0x5ARM體系版本5TE 其他由ARM公司保留將來使用 |
| 位[23: 20] | 生產商定義的產品子編號，當產品主編號相同時，使用子編號來區分不同的產品子類，如產品中不同的高速緩存的大小等 |
| 位[31: 24] | 生產廠商的編號，現在已經定義的有以下值： 0x41=AARM公司 0x44=DDigital Equipment公司 0x69=Iintel公司 |
| 3124232216 15430 | ||||
| 由生產商確定 | A | 產品子編號 | 產品主編號 | 處理器版本號 |
| 位 | 說明 |
| 位[3: 0] | 生產商定義的處理器版本號 |
| 位[15: 4] | 生產商定義的產品主編號，其中最高4位即位[15:12]的值為0x7 |
| 位[22: 16] | 生產商定義的產品子編號，當產品主編號相同時，使用子編號來區分不同的產品子類，如產品中不同的高速緩存的大小等 |
| 位 | 說明 |
| 位[23] | ARM7支持下面兩種ARM體系的版本號： 0x0ARM體系版本3 0x1ARM體系版本4T |
| 位[31: 24] | 生產廠商的編號，現在已經定義的有以下值： 0x41=AARM公司 0x44=DDigital Equipment公司 0x69=IIntel公司 |
| 312423221615430 | ||||
| 由生產商確定 | A | 產品子編號 | 產品主編號 | 處理器版本號 |
| 位 | 說明 |
| 位[3: 0] | 生產商定義的處理器版本號 |
| 位[15: 4] | 生產商定義的產品主編號，其中最高4位即為[15:12]的值為0x7 |
| 位[22: 16] | 生產商定義的產品子編號，當產品主編號相同時，使用子編號來區分不同的產品子類，如產品中不同的高速緩存的大小等 |
| 位[23] | ARM7支持下面兩種ARM體系的版本號： 0x0ARM體系版本3 0x1ARM體系版本4T |
| 位[31: 24] | 生產廠商的編號，現在已經定義的有以下值： 0x41=AARM公司 0x44=DDigital Equipment公司 0x69=Iintel公司 |
訪問cache類型標識符寄存器的指令格式如下所示：
mrcp15, 0, r0, c0, c0, 1；將cache類型標識符寄存器C0,1的值讀到r0中
ARM處理器中cache類型標識符寄存器的編碼格式如下所示：
| 31292825242312110 | ||||
| 000 | 屬性字段 | S | 數據cache相關屬性 | 指令cache相關屬性 |
| 位 | 說明 |
| 位[28: 25] | 指定控制字段位[24: 0]指定的屬性之外的cache的其他屬性，詳見表4-2 |
| 位[24] | 定義系統中的數據cache和指令cache是分開的還是統一的： 0系統的數據cache和指令cache是統一的； 1系統的數據cache和指令cache是分開的 |
| 位[23: 12] | 定義數據cache的相關屬性，如果位[24]為0，本字段定義整個cache的屬性 |
| 位[31: 24] | 定義指令cache的相關屬性，如果位[24]為0，本字段定義整個cache的屬性 |
表4-2cache類型標識符寄存器的控制字段位[28：25]
| 編碼 | cache類型 | cache內容清除方法 | cache內容鎖定方法 |
| 0b0000 | 寫通類型 | 不需要內容清除 | 不支持內容鎖定 |
| 0b0001 | 寫回類型 | 數據塊讀取 | 不支持內容鎖定 |
| 0b0010 | 寫回類型 | 由寄存器C7定義 | 不支持內容鎖定 |
| 0b0110 | 寫回類型 | 由寄存器C7定義 | 支持格式A |
| 0b0111 | 寫回類型 | 由寄存器C7定義 | 支持格式B |
| 1198653210 | ||||
| 000 | cache容量 | cache相聯特性 | M | 塊大小 |
| 編碼 | M=0時含義（單位KB） | M=1時含義（單位KB） |
| 0b000 | 0.5 | 0.75 |
| 0b001 | 1 | 1.5 |
| 0b010 | 2 | 3 |
| 0b011 | 4 | 6 |
| 0b100 | 8 | 12 |
| 0b101 | 16 | 24 |
| 0b110 | 32 | 48 |
| 0b111 | 64 | 96 |
| 編碼 | M=0時含義 | M=1時含義 |
| 0b000 | 1路相聯（直接映射） | 沒有cache |
| 0b001 | 2路相聯 | 3路相聯 |
| 0b010 | 4路相聯 | 6路相聯 |
| 0b011 | 8路相聯 | 12路相聯 |
| 0b100 | 16路相聯 | 24路相聯 |
| 0b101 | 32路相聯 | 48路相聯 |
| 0b110 | 64路相聯 | 96路相聯 |
| 0b111 | 128路相聯 | 192路相聯 |
| 編碼 | cache塊大小 |
| 0b00 | 2個字（8字節） |
| 0b01 | 4個字（16字節） |
| 0b10 | 8個字（32字節） |
| 0b11 | 16個字（64字節） |
31 16
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
附加
L4
RR
V
I
Z
F
R
S
B
L
D
P
W
C
A
M
| 位 | 說明 |
| M | 0：禁止MMU或者PU；1：使能MMU或者PU |
| A | 0：禁止地址對齊檢查；1：使能地址對齊檢查 |
| C | 0：禁止數據/整個cache；1：使能數據/整個cache |
| W | 0：禁止寫緩沖；1：使能寫緩沖 |
| P | 0：異常中斷處理程序進入32位地址模式；1：異常中斷處理程序進入26位地址模式 |
| D | 0：禁止26位地址異常檢查；1：使能26位地址異常檢查 |
| L | 0：選擇早期中止模型；1：選擇后期中止模型 |
| B | 0：little endian；1：big endian |
| S | 在基于MMU的存儲系統中，本位用作系統保護 |
| R | 在基于MMU的存儲系統中，本位用作ROM保護 |
| F | 0：由生產商定義 |
| Z | 0：禁止跳轉預測功能；1：使能跳轉預測指令 |
| I | 0：禁止指令cache；1：使能指令cache |
| V | 0：選擇低端異常中斷向量0x0~0x1c；1：選擇高端異常中斷向量0xffff0000~ 0xffff001c |
| RR | 0：常規的cache淘汰算法，如隨機淘汰；1：預測性淘汰算法，如round-robin淘汰算法 |
| L4 | 0：保持ARMv5以上版本的正常功能；1：將ARMv5以上版本與以前版本處理器兼容，不根據跳轉地址的bit[0]進行ARM指令和Thumb狀態切換：bit[0]等于0表示ARM指令，等于1表示Thumb指令 |
| 附加： |
310
一級映射描述符表的基地址（物理地址）
310
D15
D14
D13
D12
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
31987430
UNP/SBZP
0
域標識
狀態標識
狀態標識bit[3：0]表示放引起存儲訪問失效的存儲訪問類型，該字段含義如表4-3所示（優先級由上到下遞減）。
表4-3狀態標識字段含義
| 引起訪問失效的原因 | 狀態標識 | 域標識 | C6 |
| 終端異常（Terminal Exception） | 0b0010 | 無效 | 生產商定義 |
| 中斷向量訪問異常（Vector Exception） | 0b0000 | 無效 | 有效 |
| 地址對齊 | 0b00x1 | 無效 | 有效 |
| 一級頁表訪問失效 | 0b1100 | 無效 | 有效 |
| 二級頁表訪問失效 | 0b1110 | 有效 | 有效 |
| 基于段的地址變換失效 | 0b0101 | 無效 | 有效 |
| 基于頁的地址變換失效 | 0b0111 | 有效 | 有效 |
| 基于段的存儲訪問中域控制失效 | 0b1001 | 有效 | 有效 |
| 基于頁的存儲訪問中域控制失效 | 0b1101 | 有效 | 有效 |
| 基于段的存儲訪問中訪問權限控制失效 | 0b1111 | 有效 | 有效 |
| 基于頁的存儲訪問中訪問權限控制失效 | 0b0100 | 有效 | 有效 |
| 基于段的cache預取時外部存儲系統失效 | 0b0110 | 有效 | 有效 |
| 基于頁的cache預取時外部存儲系統失效 | 0b1000 | 有效 | 有效 |
| 基于段的非cache預取時外部存儲系統失效 | 0b1010 | 有效 | 有效 |
310
失效地址（虛擬地址）
3132-W 31-W0
cache組內塊序號index
0
編碼格式B如下所示：
| 3130WW-10 | ||
| L | 0 | cache組內塊序號index |
| 位 | 說明 |
| L=0 | 當發生cache未命中時，將預取的存儲塊存入cache中該塊對應的組中序號為index的cache塊中 |
| 位 | 說明 |
| L=1 | 如果本次寫操作之前L=0，并且index值小于本次寫入的index，本次寫操作執行的結果不可預知；否則，這時被鎖定的cache塊包括序號為0~index-1的塊，當發生cache替換時，從序號為index到ASSOCIATIVITY的塊中選擇被替換的塊 |
31 3032-W31-W32-2W31-2W10
可被替換的條目起始地址的base
下一個將被替換的條目地址victim
0
P
| 位 | 說明 |
| victim | 指定下一次TLB沒有命中（所需的地址變換條目沒有包含在TLB中）時，從內存頁表中讀取所需的地址變換條目，并把該地址變換條目保存在TLB中地址victim處 |
| base | 指定TLB替換時，所使用的地址范圍，從（base）到（TLB中條目數-1）；字段victim的值應該包含在該范圍內 |
| P | 1：寫入TLB的地址變換條目不會受使整個TLB無效操作的影響，一直保持有效；0：寫入TLB的地址變換條目將會受到使整個TLB無效操作的影響 |
3125240
PID
0
其中，PID表示當前進程的所在的進程空間塊的編號，即當前進程的進程標識符，取值為0~127。
0：MVA（變換后的虛擬地址）= VA（虛擬地址），禁止FCSE（快速上下文切換技術），系統復位后PID=0；
非0：使能FCSE。
評論