ARM9時鐘體系

這是arm的時鐘集成模塊，主要想介紹關于arm的時鐘體系.

S3C2440 有2個PLL(鎖相環)，一個是mpll,一個是upll

pll(鎖相環)

是一種產生時鐘頻率的東西，通常產生時鐘頻率都是使用晶振(晶體振蕩器)，不過由于頻率固定或者生產成本高等一系列的原因，才產生出pll。pll合成器有外部晶體和對晶體的特定頻率加班或者分頻的集成pll電路。可以看出，pll可以在本身晶體的限制下自己diy要的頻率，而且相對成本也不會很高。

mpll會產生3中種時鐘頻率：FCLK,HCLK,PCLK

FCLK(CPU的頻率)：主要用于cpu核

HCLK:用于AHB(高速的外設總線)

PCLK：用于低速外圍設備總線

upll用于usb外設

左上角的那個圈中的EXTCLK與OSC這兩個是arm的時鐘來源，EXTCLK是外部時鐘，OSC是晶體。通過OM[2:3]來決定是用哪種方式；

這幅圖讓我們知道了arm時鐘的產生來源，以及一系列的過程.

當arm通電的使用，FCLK不是有mpll來決定的，而是有FIN(外部輸入時鐘)，當nRESET高電平的時候，PLL開始進行設置，這個時候OM[2:3]已經鎖定了，"PLL is configured by S/Y first time" 這個地方就是PLL的寄存器都已經被設置好的時候，至于LOCKTIME是什么，這個是PLL要輸出穩定的頻率所需要的時候，這個時候的FCLK為0，也就是cpu這個時候是不工作的。等locktime時間玩了以后，我們看到FCLK的頻率就變的高很多，這就是cpu頻率的來源。