Synopsys適用于Juno ARM開發平臺的全新HAPS適配器加速軟件初啟

　　新思科技(Synopsys, Inc.)日前發布了一款新型HAPS適配器，它能夠使HAPS基于 FPGA的原型設計系統輕松連接到Juno ARM開發平臺。該軟件開發平臺包括配備ARM Cortex®-A7或Cortex-A57和Cortex-A53 MPCore™的Juno Versatile Express板、Mali™-T624，以及遍及Linaro Linux的參考軟件。Synopsys HAPS基于FPGA的集成軟硬件原型設計系統能夠以最高的系統性能在最短時間內提供首次原型設計，并且支持高達16億個ASIC網關。通過利用配備Juno ARM開發平臺的HAPS系統，設計人員能夠加速基于ARMv8-A系統級芯片(SoC)的軟件開發、軟硬件集成和系統驗證。

　　ARM媒體處理群組產品營銷副總裁Jakub Lamik表示：“隨著ARM生態系統提供的SoC設計越來越復雜，越來越側重性能、效率和可擴展性，亟需像HAPS這樣的解決方案來加速軟件開發和IP驗證。設計人員面臨著打造功能更強的產品，控制成本以及縮短產品上市時間的挑戰。HAPS能夠通過優化設計流程來應對這一挑戰，而且通過將其連接到實施最新的ARMv8-A和Mali技術的Juno ARM開發平臺，我們已經看到了提速成果。”

　　HAPS基于FPGA的物理原型設計系統包括用于設計規劃、FPGA合成和調試的集成軟硬件工具流程。HAPS ProtoCompiler軟件擁有HAPS系統架構的內置知識，能夠自動實現映射IP區塊的分區，從而完成子系統和SoC。與非集成原型相比，它能夠在最短時間內完成首次原型設計，并將后續編譯迭代控制在幾個小時內。HAPS系統通過HAPS內置的深度追蹤調試(DTD)技術，提供出色的調試可視性和自動化，能夠捕捉數以千計的調試信號，或快速追蹤每個FPGA的數據。此外，Synopsys DesignWare IP Prototyping Kits原型設計套件支持Juno ARM開發平臺去提供經過驗證的參考設計，使設計人員能夠在幾分鐘內開始在SoC上實施IP。

　　Synopsys的IP和原型設計營銷副總裁John Koeter表示：“Synopsys HAPS原型設計系統提供最高的系統性能和調試可視性，使設計和驗證團隊能夠避免代價高昂的返工，并且加速開發進度。通過使用Synopsys適用于Juno ARM開發平臺的HAPS適配器，設計人員可以大幅縮短首次原型設計的時間，并且加速基于ARMv8-A設計的軟件開發。”

　　可用性和資源

　　適用于Juno ARM開發平臺的HAPS適配器現在可用于HAPS-80、HAPS-70和HAPS-DX系統。適用于Juno ARM開發平臺用的DesignWare USB 3.0 Host IP Prototyping Kit原型設計套件也已可用。適用于其他接口協議的IP原型設計套件尚在開發中。

　　了解有關HAPS的更多信息：

　　http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/HAPS.aspx.

　　o 基于FPGA原型設計的博客： https://blogs.synopsys.com/hittingthemark/

　　o HAPS ProtoCompiler：http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/protocompiler.aspx

　　o HAPS調試：http://www.synopsys.com/Prototyping/FPGABasedPrototyping/Pages/troubleshoot-debug.aspx

　　o 基于FPGA原型設計的方法手冊：http://www.synopsys.com/FPMM

　　o DesignWare IP Prototyping Kits原型設計套件：https://www.synopsys.com/IP/ip-accelerated/ip-prototyping-kits/Pages/default.aspx