Xilinx演示 56G PAM4 收發器技術迎接下一代以太網部署

　　全可技術和器件的全球領先企業賽靈思公司 (Xilinx, Inc. ) 今天宣布運用四級脈沖幅度調制 (PAM4) 傳輸機制并采用 56G 收發器技術開發了一款16nm FinFET+ 可編程器件。針對下一代線路速率，PAM4 解決方案是業界公認的最具可擴展性的信令協議，其能夠將現有基礎架構的帶寬提升一倍，從而助力推動新一輪光互聯和銅線互聯以太網的部署。賽靈思正在推廣與展示超越一般PM4可用性的 56G 技術創新，協助培訓供應商和生態系統成員，使其為相關技術轉型做好準備。

　　賽靈思公司 SerDes 技術部副總裁 Ken Chang 指出：“我們的客戶早已翹首期盼如何加速下一代應用，這讓我們認識到現在必須提升大家對 56G PAM4 技術解決方案的認知度，從而幫助他們更好地推進自身設計轉型。我們也很高興能夠藉此展示我們的技術。”

　　隨著云計算、工業物聯網和軟件定義網絡等趨勢的持續發展， 不斷加速并推動著對無限帶寬的需求，技術創新必須擴展支持 50G、100G、400G 端口以及 Tb 接口，以在不增加單位比特成本和功耗的同時最大化端口密度。標準化線路速率對滿足上述不斷發展的下一代帶寬要求至關重要。在光互聯論壇 (OIF) 和電氣與電子工程師學會 (IEEE)， 賽靈思在56G PAM4 標準化工作中發揮著領導作用。賽靈思所開發的 56G PAM4 收發器技術突破了傳統以線路速率傳輸數據的物理局限性，解決了插入損失和串話等問題。該技術支持芯片與芯片、模塊、直聯線纜或背板等應用的銅線和光學互聯，支持實現超越Tb級以上線路卡、400G乃至 Tb 機架背板的下一代系統設計。

　　臺積公司 (TSMC) 北美副總裁 Sajiv Dala 指出：“臺積公司與賽靈思聯手打造16nm FinFET+ PAM4 器件。這一突破性的收發器技術是我們與賽靈思長期良好合作的又一里程碑。我們將共同朝向高性能計算邁進，也期待著賽靈思3月下旬的領先技術展示。”

　　賽靈思將于2016 年 3 月 22-24 日在加利福尼亞州阿納海姆舉行的 OFC 展會上展示 56G PAM4 收發器技術(屆時歡迎光臨我們的展臺：3457)。如欲了解有關賽靈思 56G 收發器技術的更多信息，敬請訪問：http://china.xilinx.com/products/technology/high-speed-serial/56g.html。