基于CPLD的高速存儲設計
加入技術交流群
對于高速RAM的讀寫控制，可采用狀態機的方法實現。狀態機有多種分類方法。根據輸出是否與輸入信號同步，狀態機可以劃分為同步和異步狀態機。而根據輸出是否與輸入信號有關，則可分為Mealy型和Moore型狀態機。對于Mealy型狀態機，其時序邏輯輸出不僅取決于狀態，還取決于輸入。通常輸出是當前狀態值、當前輸出值和當前輸入值的函數；而Moore型狀態機時序邏輯電路輸出只取決于當前狀態，其輸出只是當前狀態值的函數。
在單片SRAM的讀寫設計中，可采用計數器控制SRAM讀寫信號的產生，并設置SRAM地址計數器，同時采用狀態機來實現空閑、讀狀態、寫狀態等不同狀態的相互轉換。其程序仿真結果如圖4所示。本文引用地址：http://www.104case.com/article/195593.htm
圖4中，_RST_N為復位信號，S_ADDR為SRAM地址，S_WR_N為寫信號，低電平有效，S_DATA為SRAM數據。
有一些數據采集系統對速度有較高要求，而對于資源要求則相對寬松一些。此時可以考慮采用兩片SRAM進行數據交替存儲。對于兩片SRAM，可以進行乒乓操作來對數據存儲區進行輪流讀寫。這種方式在EDA設計中比較常見，是控制數據流的一種方法，是以面積換取速度的典型操作。其基本思路是通過存儲器選擇單元，在數據流控制的第一個周期，將數據寫入第一塊存儲器；然后在第二個周期，將數據寫入第二塊存儲器，同時通過存儲器選擇，將第一塊存儲器的數據流讀出，送到相關處理單元，如cpu等；最后，在第三個周期，則再次切換數據讀寫，將前次的數據輸入與輸出模塊交換。數據流讀寫交替次數可以根據實際情況設定。
兩片SRAM的高速存儲系統程序可使用自頂向下的方法設計。可將系統劃分為若干個子模塊，再將子模塊向下劃分為若干個基本單元。本系統的結構層次如圖5所示。
對于低速cpu如單片機等，可以考慮采用DMA的方式進行存儲；而對于中高速cpu，則可以考慮采用總線技術及流水線方式。而且存儲器還可以采用dram、flash、FIFO、雙端口RAM甚至硬盤。在實際設計時，要綜合考慮各方面因素，從而給出最適合的方案。
5 結束語
采用CPLD作為主控制器，并結合存儲器芯片IC61LV2568―8T設計的單片及兩片乒乓操作高速存儲方案，具有設計電路結構簡單，可靠性高，軟件較易移植，通用性強等優點。
評論