基于CY7CO9449的高速PCI數據采集卡設計
加入技術交流群
現在就狀態機的工作過程作簡要說明：
當Reset由0轉變到l時就啟動一次數據傳輸。狀態機首先進入T1寫地址狀態。
狀態機在T1寫地址狀態將本次數據傳輸存放在CY7C09449內SRAM的起始地址及有關控制信號送到局部總線上。T1狀態之后無條件進入T2等待讀FIFO數據狀態。
在T2等待讀數據狀態，如果FifoEmpty=1，將繼續等待，如果FifoEmpty=0，將進入T3讀FIFO狀態。
在T3讀FIFO數據狀態，狀態機發出有效的讀FIFO控制信號，如果從FIFO讀取的數據是最后一個將要寫入CY7C09559的數據，那么就進入狀態T5，否則進入狀態T4。
T4等待寫并可能讀狀態是很關鍵也很復雜的狀態，在這個狀態下影響狀態機行為的信號比較多。在圖3中，確定T4狀態的下一個狀態的條件被標上序號，序號小的條件是被優先考慮的條件。滿足條件(1)，RdyOut=0，表示CY7C09449沒有準備好數據傳輸，所以要仍在狀態T4繼續等待。不滿足條件(1)，滿足條件(2)，FifoEmptV=1是表示CY7C09449已經準備好數據傳輸，同時FIFO是空的，所以下一個狀態要進入T2等待讀FIFO數據狀態。不滿足條件(1)、(2)，滿足條件(3)表示CY7C09449已經準備好數據傳輸，同時FIFO非空，同時將要傳輸的數據是本次傳輸的最后一個數據，所以要下一個狀態要進入狀態T5等待寫最后一個數據。滿足條件(4)，也就是不滿足條件(1)、(2)、(3)，表示本次往CY7-C09449寫了一個數據、又從FIFO讀了一個數據且不是最后一個要寫的數據，所以下一個狀態仍舊是T4。
在T5等待寫最后一個數據狀態，當RdyOut=0表不CY7C09449沒有準備好數據傳輸，所以要繼續等待。否則表示最后一個數據已經可以寫入CY7C09449，所以下一個狀態要進入T6空閑態。
在T6空閑狀態如果Reset=1就仍舊在空閑狀態，否則進入T0復位狀態。
狀態機在每種狀態下要發出各種控制信號。有控制FIFO的Fif0Read信號，控制CY7C09449局部總線的Select、Strobe、Write和Blast信號。從這些信號的名稱就可以知道它們的作用，這里不再贅述。
局部總線控制邏輯通過使用同步數據傳輸控制方式，支持突發傳輸，加快了數據傳輸速度。本文引用地址：http://www.104case.com/article/195310.htm
4 驅動程序設計
PC使用的操作系統是WindowsXP，軟件設計開發環境使用的工具包括WindowsXP DDK、Driver Studio2．7和VC++6．0，以下著重討論驅動程序設計。
為了加快數據傳輸速度，驅動程序使用DMA的方式把CY7C09449共享存儲區內的數據讀取到主機的存儲器內。
使用DMA數據傳輸方式，要申請用于存放數據的物理地址連續的內存空間，然后要獲取內存空間的物理地址和用戶空間地址。
首先在頭文件中創建如下對象：
KDmaAdapter m_Dma；
KCommonDmaBuffer m_Buffer；
然后在MyDriveDevice∷OnStartDevice(Klrp I)函數創建設備描述符結構體m_MiydeviceDescript，設備描述符結構體各個域的設置如下：
將UserSIpaceAddress傳遞給應用程序，則應用程序就可以訪問存放數據的內存空間了。
FPGA在每傳送給CY7C09449一塊2k雙字的數據后就通過CY7C09449的引腳IRQ_IN向主機發送中斷請求。在主機的中斷服務程序中用m_Me-morjPhyPhysicalAddress設置CY7C09449的DMA3E機物理基地址寄存器，然后設置DMA局部基地址寄存器、DMA長度寄存器來配置數據傳輸的源地址地址和數據長度，然后再寫CY7C09449的DMA控制寄存器來啟動DMA傳輸。在所有數據塊傳輸完畢，主機中斷服務程序發送給應用程序一個消息，這時應用程序就可以通過UserSpaceAddress訪問接收到的數據了。
5 結論
在高速數據采集卡的設計中FPGA對局部總線的控制邏輯由于采用了同步數據傳輸控制方式使得局部總線的最高傳輸速度可達200Mb／s。在WindowsXP下的驅動程序設計使用了DMA數據傳輸方式，提高了數據存儲速度。高速數據采集卡可以達到80Mb／s的數據采集速度，設備
運行穩定，達到了設計要求。
評論