基于麥克風陣列的信號采集處理系統設計
加入技術交流群
通過配置芯片引腳S／M、FMT2、FMT1、FMT0、FS2、FS1和：FS0對PCM4204進行設置。具體如下：
對于PCM4204A，S／M=0，使PCM4204A工作在主模式下；對于PCM4204B、PCM4204C、PCM4204D，S／M=1，使PCM4204A工作在從模式下；
FMT2=0，FMT1=0，FMT0=1，選取音頻數據格式為24 bit I2S；
對于PCM4204A，FS2=0，FS1=0，FS0=1，選取采樣速率為48 kHz；對于PCM4204B、PCM4204C、PCM4204D，FS2=0，FS1=0，FS0=0，選取采樣速率為自動檢測。
經計算得，A／D采樣模塊采樣速率為22 Mbit·s-1。
1．5 DSP數據處理模塊USB接口設計
TMS320C6713通過EMIF的CE3存儲空間可以外擴USB2．0接口，因此在對外擴USB進行讀／寫訪問前，需要通過EMIF的CE3控制寄存器CE3C-TL來配置CE3空間存儲器接口的類型、存儲器寬度及讀寫時序。
CY7C68001采用并行異步存儲器接口通過可編程邏輯芯片CPLD與TMS320C6713相連，其原理框圖如圖5所示。本文引用地址：http://www.104case.com/article/194624.htm
CY7C68001除了存儲器接口外，還有1個中斷信號
和4個狀態信號。中斷信號采用TMS320C6713的外部中斷EXT_INT6。
TMS320C6713使用CY7C68001作為從設備。在這種模式下，DSP可以像讀／寫普通FIFO一樣對CY7C68001內部的FIFO進行讀／寫。PC主機發出命令的同時也由CY7C68001 
的引腳提供中斷觸發信號給DSP的EXT_INT6。其上升沿被檢測到后，DSP就進入相應中斷服務程序，開始處理USB的傳輸。DSP通過EA[4：2]連接FIFOA[2：0]對CY7C68001內部FIFO或命令口進行選擇。讀／寫數據通過ED[15：0]與FIFO[15：0]連接進行。FIFO和命令口的選擇和地址分配如表1所示。
經實驗驗證，USB異步傳輸速率可達3 Mbit·s-1，滿足系統需求。
1．6 PC機平臺
DSP數據處理模塊通過USB接口與PC機相連，通過CY7C68001芯片，將前端采集的數據傳輸到PC機，方便對數據的進一步處理。
2 程序設計
2．1 McASP接口程序設計
定義了4個寄存器組：全局寄存器組globalRegs、發送寄存器組xmtRegs、接收寄存器組mvRegs和串行化器控制寄存器組srctlRegs。通過這4個寄存器組，對McASP1的PFUNC，PDIR，SRCTL，RFMT，AFSRCTL，ACLKRCTL及AHCLKRCTL等寄存器進行設置。各寄存器組所包含的主要寄存器情況如表2所示。
評論