基于麥克風(fēng)陣列的信號(hào)采集處理系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
通過(guò)配置芯片引腳S／M、FMT2、FMT1、FMT0、FS2、FS1和：FS0對(duì)PCM4204進(jìn)行設(shè)置。具體如下：
對(duì)于PCM4204A，S／M=0，使PCM4204A工作在主模式下；對(duì)于PCM4204B、PCM4204C、PCM4204D，S／M=1，使PCM4204A工作在從模式下；
FMT2=0，F(xiàn)MT1=0，F(xiàn)MT0=1，選取音頻數(shù)據(jù)格式為24 bit I2S；
對(duì)于PCM4204A，F(xiàn)S2=0，F(xiàn)S1=0，F(xiàn)S0=1，選取采樣速率為48 kHz；對(duì)于PCM4204B、PCM4204C、PCM4204D，F(xiàn)S2=0，F(xiàn)S1=0，F(xiàn)S0=0，選取采樣速率為自動(dòng)檢測(cè)。
經(jīng)計(jì)算得，A／D采樣模塊采樣速率為22 Mbit·s-1。
1．5 DSP數(shù)據(jù)處理模塊USB接口設(shè)計(jì)
TMS320C6713通過(guò)EMIF的CE3存儲(chǔ)空間可以外擴(kuò)USB2．0接口，因此在對(duì)外擴(kuò)USB進(jìn)行讀／寫訪問(wèn)前，需要通過(guò)EMIF的CE3控制寄存器CE3C-TL來(lái)配置CE3空間存儲(chǔ)器接口的類型、存儲(chǔ)器寬度及讀寫時(shí)序。
CY7C68001采用并行異步存儲(chǔ)器接口通過(guò)可編程邏輯芯片CPLD與TMS320C6713相連，其原理框圖如圖5所示。本文引用地址：http://www.104case.com/article/194624.htm
CY7C68001除了存儲(chǔ)器接口外，還有1個(gè)中斷信號(hào)
和4個(gè)狀態(tài)信號(hào)。中斷信號(hào)采用TMS320C6713的外部中斷EXT_INT6。
TMS320C6713使用CY7C68001作為從設(shè)備。在這種模式下，DSP可以像讀／寫普通FIFO一樣對(duì)CY7C68001內(nèi)部的FIFO進(jìn)行讀／寫。PC主機(jī)發(fā)出命令的同時(shí)也由CY7C68001 
的引腳提供中斷觸發(fā)信號(hào)給DSP的EXT_INT6。其上升沿被檢測(cè)到后，DSP就進(jìn)入相應(yīng)中斷服務(wù)程序，開始處理USB的傳輸。DSP通過(guò)EA[4：2]連接FIFOA[2：0]對(duì)CY7C68001內(nèi)部FIFO或命令口進(jìn)行選擇。讀／寫數(shù)據(jù)通過(guò)ED[15：0]與FIFO[15：0]連接進(jìn)行。FIFO和命令口的選擇和地址分配如表1所示。
經(jīng)實(shí)驗(yàn)驗(yàn)證，USB異步傳輸速率可達(dá)3 Mbit·s-1，滿足系統(tǒng)需求。
1．6 PC機(jī)平臺(tái)
DSP數(shù)據(jù)處理模塊通過(guò)USB接口與PC機(jī)相連，通過(guò)CY7C68001芯片，將前端采集的數(shù)據(jù)傳輸?shù)絇C機(jī)，方便對(duì)數(shù)據(jù)的進(jìn)一步處理。
2 程序設(shè)計(jì)
2．1 McASP接口程序設(shè)計(jì)
定義了4個(gè)寄存器組：全局寄存器組globalRegs、發(fā)送寄存器組xmtRegs、接收寄存器組mvRegs和串行化器控制寄存器組srctlRegs。通過(guò)這4個(gè)寄存器組，對(duì)McASP1的PFUNC，PDIR，SRCTL，RFMT，AFSRCTL，ACLKRCTL及AHCLKRCTL等寄存器進(jìn)行設(shè)置。各寄存器組所包含的主要寄存器情況如表2所示。
評(píng)論