基于TMS320C6711的中心定位實時圖象處理系統
加入技術交流群
1 實時圖象處理系統的硬件構成
本系統以C6711為核心，輔助以現場可編程門陣列FPGA及高速A/D等器件構成實時高速數字圖象處理系統。系統硬件框圖如圖1，該圖象處理系統的工作原理是：由CCD采集輸出的模擬圖像信號，經過高速A/D將模擬信號轉換為數字信號，數字圖象信號在FPGA控制下，將數據不斷輸入至雙口RAM。每當一幀圖像掃描結束時，FPGA提供一個中斷標志信號，觸發DSP進行數據搬移，將雙口RAM中的一幀圖像通過C6711的QDMA搬移到SDRAM中。QDMA將數據搬移完后檢查圖像數據是否有效，如有效則觸發DSP執行圖象處理程序，否則返回等下一個中斷到來，DSP在下次中斷到來之前處理完本幀圖像，將得出的姿態角信息通過多通道緩沖串口McBSP輸出給電腦PC機RS232口并顯示，之后又進入中斷等待狀態，等待中斷再次觸發QDMA進行數據搬移。
 |
|---|
1.1 C6711數字信號處理器
C6711是TI公司的高速浮點DSP芯片，主頻為150MHz，最高能達到900MFLOSP的峰值運算能力，C6711由CPU內核、片內外設和存儲器三大部分組成，處理單元采用高性能、先進的VelociTI結構，每時鐘周期8個功能單元可并行工作，C6711具有特別適合實時圖象處理的特點：
（1）先進的VelociTI超常指令字C67XDSP內核；
（2）硬件支持IEEE標準的單精度和雙精度浮點指令；
（3）32位外部存儲器接口（EMIF），提供與同步、異步存儲器的無縫接口；
（4）兩級緩存結構，其中：程序緩存32Kbit，數據緩存32Kbit，二級緩存512Kbit；
（5）增強型DMA控制器，共16個獨立通道。
1.2 A/D轉換
由CCD輸出的模擬圖像信號，經過高速A/D將模擬信號轉換為10位數字圖象信號，在FPGA的控制下存入雙口SAM存儲器，供DSP處理使用。
1.3 電源模塊和監控復位電路
C6000系列DSP需要兩種電壓，分別為CPU內核電壓和周邊I/O接口電壓。C6711需要3.3V和1.8V兩種電壓，并且要求兩種電源滿足一定的加電順序。本系統采用兩者同時加電的方式，根據系統的功耗要求，分別采用芯片TPS54316和TPS54314直接產生3.3V和1.8V兩種電壓，它最大可提供3A的供電電流，電源監控和復位電路采用TI公司的TPS3307-33實現，它可以同時監測三個獨立的電壓3.3V/5V/1.8V，并且被監測的三個電壓有一個低于其門限值時，就可以保證輸出有效的RESET信號，使DSP復位，當它們的值都高于門限值時，RESET信號才變為高電平。
1.4 時鐘模塊和JTAG接口
25MHz的時鐘信號經過ICS501倍頻后，產生150MHz和100MHz時鐘信號，經三態門總線緩沖器74LVTH125輸出后得到CPU工作時鐘及同步接口所需的工作時鐘，C6711的7個JTAG仿真腳TRST、TMS、TDI、TDO、TCK、EMU1和EMU0連接到一個14腳雙排插頭上，可與仿真器相連，以進行系統調試和程序下載。
1.5 外部存儲器設計
C6711訪問外部存儲器必須通過EMIF。EMIF不僅有很高的數據吞吐率，而且還有很強的接口能力，可以與目前所有類型的存儲器直接接口，設計采用三種類型的存儲器：Flash ROM、雙口RAM和同步動態存儲器SDRAM，Flash ROM是現場可擦除、掉電后可保持數據的存儲器，用來固化程序和保存掉電后需要保存的數據，雙口RAM用來存儲一幀圖象數據；SDRAM運行速度快，用存放實時運行程序和臨時數據，本系統Flash ROM采用SST39V040，且配置在CE1空間，雙口RAM采用IDT70V28，且配置在CE2空間，選用HY57V563220作為SDRAM，配置在CE0空間，這樣的配置與引導方式相配合。
1.6 輸出電路
系統根據輸入的圖像，由C6711進行處理后得出的一個衛星姿態角信息，該姿態角信息由C6711輸出到PC機的RS-232口，由于通信的信息量少，所以可以利用C6711的多通道緩沖串口McBSP，在不擴展其他硬件的情況下，用實現異步數據傳輸格式，發送時，發送轉換子程序把每一個數據位擴展成16位的UART字，并把這些已轉換好的數據塊放入發送緩沖區，同時在適當的地方加上起始和終止位（如圖2所示），然后EDMA把數據從發送緩沖區傳給McBSP，而McBSP幀同步發生器負責連續的移出這些數據[4]，接收時，EDMA從McBSP讀入已經擴展的數據，并把這些數據寫入接收緩沖區，然后再調用壓縮子程序把數據轉換成原來的字節形式，這種方法的優點是硬件接口簡單，只需增加一個CMOS電平與RS232電平的電平轉換電路。
 |
|---|
2 圖象處理算法的實現
中心定位圖象處理算法設計以輸入圖像格式320
評論